256進位計數器

2021-01-08 電子產品世界

我們可以採用具有保持功能的同步集成計數器(如74LS160)組成同步計數器,電路如圖3-4所示。在160計數器中當S1=S2=0時計數器保持Q、C=0;當S1=S2=1時計數器計數。

A. 定義1#晶片為低位,2#晶片為高位。

用低位晶片的進位輸出端C,作為向高位晶片進行進位的控制信號(不是用C的邊沿去觸發高位計數器的CP脈衝端,而是去控制高位計數器的當S1、S2端,從而控制高位計數器的計數或是保持)。當低位計數器計數狀態從0到8時,C=0,使高位計數器的S1=S2=0,處於保持狀態,高位計數器不能進行計數;當低位計數器計數到9狀態(即Q3Q2Q1Q0=1001)時,C=1,由於兩集成計數器共A. 用同一個CP脈衝,雖然S1=S2=1,但CP脈衝有效邊沿已過,高位計數器並不計數;在低位計數器的一個計數循環中,只有當第十個CP脈衝到來時,高位計數器的S1=S2=1,處於計數狀態,允許計數,使高位計數器遞加1。也就是說,低位計數器每一個計數循環(10個狀態)中,C端只在最後一個狀態發出一個進位控制信號,開啟高位計數器進行計數。本次進位完畢後,低位計數器歸0,同時C=0,使高位計數器的S1=S2=0,封鎖了高位計數器的CP端,即使有CP脈衝,但高位計數器也不計數。從而使得低位計數器每一個計數循環完成後,允許高位計數器計數1,達到進位的目的。這種方式級聯同步計數器,所有集成計數器共用同一個CP脈衝觸發,是同步計數器,可以克服異步計數器中的過度幹擾。 前面我們討論了十進位集成計數器的級聯,組成的計數器是百進位、千進位、10i進位的計數器。用16進位集成計數器進行級聯,得到的是幾進位計數器呢?按數學上的計數規律,以16進位,就是16進位,得到16i進位計數器(i:為16進位數的位數,即16進位集成計數器的個數),圖3-5就是由兩個16進位集成計數器級聯組成的一個162=256進位計數器。

圖3-5 兩個16進位集成計數器級聯組成的=256進位計數器

256進位計數器 :注意:圖3-5與圖3-1的連線完全相同,這裡為什麼是256進位呢?原因就在於採用的晶片是16進位集成計數器74LS161,而不是十進位集成計數器74LS160。


相關焦點

  • 怎麼用二進位計數器實現任意進位計數器
    任意進位計數器在實際中,除了有二進位計數和十進位計數外,還有其他進位的計數方法,如時鐘的小 時是十二進位,分、秒是六十進位。任意進位計數器又稱N進位計數器,除了二進位計數器 外,其他的計數器都可以稱為任意計數器,即十進位計數器也是任意計數器中的一種。
  • 12進位計數器
    在同步復位功能中,當復位端有效時並不能立即復位,還必須經過CP有效邊沿的觸發,才能復位,這就使得用具有同步復位功能的集成計數器組成的N進位計數器沒有過渡狀態。因此,採用同步復位法組成N進位計數器時,是用最後一個有效狀態來控制計數器復位,不象異步復位法那樣,用最後一個有效狀態之後的過渡狀態來控制復位。也就是說,在同步復位法中,控制復位的狀態可以作為有效計數狀態,沒有過渡狀態。
  • 同步計數器74ls162設計24進位計數器
    計數器不僅能用於對時鐘脈衝的計數, 還可使用於定時、分頻、產生節拍脈衝以及進行數字運算等。只要是稍微複雜一些的   數字系統, 幾乎沒有不包含計數器的。通常把滿足N=2n的計數器稱為二進位規則計數器, 有些數字定時、分頻系統中,常需要N≠2n 的任意進位計數器。
  • 74ls160構成24進位計數器
    打開APP 74ls160構成24進位計數器 發表於 2018-01-18 15:43:05 24進位計數器電路(一
  • 想實現任意進位計數器其實也很簡單
    在實際中,除了有二進位計數和十進位計數外,還有其他進位的計數方法,如時鐘的小 時是十二進位,分、秒是六十進位。任意進位計數器又稱N進位計數器,除了二進位計數器 外,其他的計數器都可以稱為任意計數器,即十進位計數器也是任意計數器中的一種。
  • 5進位計數器設計方案匯總(三款計數器的電路原理圖)
    打開APP 5進位計數器設計方案匯總(三款計數器的電路原理圖) 發表於 2018-01-17 15:51:48 本文為大家帶來三種
  • 基於MSI的N進位計數器設計方法
    計數器不僅能用於對時鐘脈衝的計數,還可使用於定時、分頻、產生節拍脈衝以及進行數字運算等。只要是稍微複雜一些.  採用中規模集成計數器來設計任意進位計數器,使設計和調試工作更趨於簡單,並且具有體積小,功耗低,可靠性高等優點。本文主要闡述了用中規模集成計數器設計任意進位同步加法計數器的設計思想,並對設計方法和步驟作了討論。
  • 基於MSI的N進位計數器設計方法研究
    只要是稍微複雜一些的  數字系統,幾乎沒有不包含計數器的。通常把滿足N=2n的計數器稱為二進位規則計數器,有些數字定時、分頻系統中,常需要N≠2n的任意進位計數器。  當我們在設計任意進位計數器(即計數模不是2及10)時,一般採用現有的中規模集成電路(MediumScaleIntegratiON,MSI)晶片,通過適當的反饋連接加以實現。
  • 異步二進位加法計數器時序分析
    計數器是一種常用的數字部件,是觸發器的重要應用之一。顧名思義,計數器就是能夠累計輸入脈衝數目的數字電路。它是一種記憶系統,除用作計數外,還可用作分頻、定時等。計數器按脈衝的作用方式可分為異步計數器和同步計數器;按計數過程中數字的增減可分為加法計數器、減法計數器和可逆計數器;按計數體制的不同,又可分為二進位計數器,十進位計數器和其他進位計數器。
  • 74LS161集成計數器電路(2、3、4、6、8、10、60進位計數器)
    74LS161功能介紹 74LS161是4位二進位同步計數器,該計數器能同步並行預置數據,具有清零置數,計數和保持功能,具有進位輸出端,可以串接計數器使用。 二、74LS161集成計數器電路(60進位計數器) 實現60進位加法計數器需要2片161,它們之間的連接方式又分同步和異步兩種。 1)異步連接方式。低位的161通過置數法設計為十進位加法計數器,每十個CP向高位161進一。當高位161計數到0110(即6)時,對兩片161同時清零,電路回到0狀態。電路圖如圖5所示。
  • 基於74LS161的60進位計數器設計方案介紹
    60進位計數器的工作框圖和狀態轉換圖 根據設計基理可知,計數器初值00,按遞增方式計數,增到59時,再自動返回到00。因此,需要使用兩片74LS161晶片級聯的形式來構成六十進位計數器,一片控制個位,為十進位;另一片控制十位,為六進位。
  • 四位二進位計數器這樣組成8421BCD碼十進位計數器,原理簡單
    十進位計數器與4位二進位計數器有些相似,但4位二進位計數器需要計數到1111然後 才能返回到0000,而十進位計數器要求計數到1001 (相當於9)就返回0000。8421BCD碼 十進位計數器是一種最常用的十進位計數器。
  • 數字電路中異步二進位減法計數器
    異步二進位減法計數器如圖1-1所示1-1減法計數器的結構原理該計數器是一個3位二進位異步減法計數器,它與前面介紹過的3位二進位異步加法計 數器一樣,是由3個JK觸發器組成,其中J、K端都懸空(相當於J=1
  • 6進位計數器設計方案匯總(三款模擬電路原理圖分享)
    打開APP 6進位計數器設計方案匯總(三款模擬電路原理圖分享) 發表於 2018-01-17 16:18:56 本文為大家分享三種
  • 12進位計數器設計方案匯總(五款模擬電路設計原理及程序分享)
    12進位計數器設計方案。 12進位計數器設計方案一:用74161設計十二進位計數器 1.74161為十六進位計數器,設計十二進位計數器時1片就可以滿足要求。 2.新建BDF文件及保存工程同前篇。 3.將所需要的元器件和引腳拖入區域內並完成連接,如圖1所示
  • 2位十進位可加減計數器電路-74LS190應用電路
    2位十進位可加減計數器電路-74LS190應用電路
  • 同步可預置可逆計數器T215( 2-16進位)的應用
    T215是2-16進位同步可預置可逆計數器.它能同時作加法計數和減法計數.它的主要電參數為:電源電流ICC小於100MA,計數工作頻率10MHZ左右,平均傳輸延遲時間約為60NS,T215管腳的外引線排列及功能如圖所示.T215的真值表如表9.17A,B所示
  • 異步計數器
    計數器的「模」(用M表示): 二、 計數器的分類1.按計數進位分2.按計數增減分3.按計數器中觸發器翻轉是否同步分7.3.1 異步計數器一、異步二進位計數器1.異步二進位加法計數設計思想JK觸發器組成4位異步二進位加法計數器邏輯電路、工作原理、狀態轉換順序表、工作波形D觸發器組成的4位異步二進位加法計數器
  • 十進位計數器工作原理
    同二進位計數器相比,十進位計數器較為複雜。分析步驟一般是:(1)從邏輯圖上得出每個觸發器的輸入信號表達式;(2)將上述表達式代入各觸發器的狀態方程,得到表示該計數器工作狀態的狀態方程:(3)由狀態方程得到計數器的狀態轉換表;(4)判斷計數器功能。
  • 同步計數器的結構與工作原理
    同歩二進位加法計數器3位同步二進位加法計數器如圖所示。3位同步二進位加法計數器該計數器是一個3位同步二進位加法計數器,它由3個JK觸發器和一個與門組成。與 異步計數器不同的是,它將計數脈衝同時送到每個觸發器的CP端,計數脈衝到來時,各個觸發器同時工作,這種形式的計數器成為同步計數器。