基於ADS應用軟體實現高增益低噪聲放大器的設計

2020-12-15 電子發燒友

基於ADS應用軟體實現高增益低噪聲放大器的設計

周正 , 顧天夏 發表於 2020-12-14 08:49:00

從天線接收的微弱信號由處於射頻產品接收機前端的放大器進行放大，因此要求該放大器具有一定的增益和較小的噪聲係數。

本文藉助Agilent公司的射頻產品電路設計軟體ADS（Advanced Design System）進行輔助設計一款高增益低噪聲放大器（LNA），並對其進行了仿真驗證。

1 射頻產品放大器的組成

單級射頻產品放大器的組成如圖1所示，包括射頻產品電晶體放大電路和輸入、輸出匹配網絡三部分。

2 射頻放大器的設計

2．1 電晶體的選擇

選擇好電晶體器件對低噪聲放大器的設計至關重要。

根據工作頻率、增益和噪聲係數等指標要求，同時考慮到設計、仿真時便於得到相應的元器件模型，最終選用Avago公司的高電子遷移率電晶體（E-PHEMT）ATF-58143來進行設計（可以在Avago公司的網站上下載到ATF-58143的元件模型）。

2．2 偏置電路的設計

設計LNA首先需要確定靜態工作點，利用ADS中的「DC_FET_T」的模板可以很方便地仿真出其輸出特性曲線。再參考ATF-58143的datash eet，可以確定當Vds=3 V，Ids=35 mA時，各項設計指標滿足要求。

確定靜態工作點後，就要確定偏置電路的形式和參數。不需人工計算，藉助ADS中的設計嚮導工具（DesignGuide→Amplifier→Tools→ Transistor Bias Utility）可以輕易完成。因為ADS所提供的元件數值是非標稱的，所以需要設計者用與ADS提供的數值接近的標稱元件進行替代。偏置電路及各點靜態參數如圖2所示。

2．3 穩定性分析及改善

電晶體絕對穩定的條件是K》1，|△|1。其中：

如果這兩個條件不能同時得到滿足，電路將存在潛在的不穩定和振蕩的可能。對上述偏置條件下的電晶體進行穩定性仿真分析發現，在要求的工作頻段內其穩定係數K1，不滿足絕對穩定的條件。

通過引入負反饋的方式可以改善電路的穩定性，同時也能夠拓展工作帶寬。在輸出端和輸入端之間串聯RC電路引入負反饋，其中的R需要滿足條件：

同時在兩個源極加上小的電感引入負反饋進一步改善穩定性，該電感的值需反覆調節後方能確定。

對引入負反饋後的電路再次仿真，其工作頻帶內穩定係數K》1，滿足絕對穩定條件。

2．4 最小噪聲係數的輸入匹配電路設計，最大增益的輸出匹配電路設計

如果輸入匹配電路和輸出匹配電路使射頻產品器件的輸入阻抗Zin和輸出阻抗Zout都轉換到標準系統阻抗Zo，即Zin=Zo，Zout=Zo（或，如圖1所示）就可使器件的傳輸增益最高。但輸入、輸出匹配時，噪聲並非最佳。當ΓS=Γopt時，可以得最小的噪聲係數。

利用ADS可以很方便地繪製出等功率增益圓和等噪聲係數圓，如圖3所示。從圖中可以看出，如果從m2點匹配到標準系統阻抗，將可以使電路獲得最大的增益；如果從m3點匹配到標準系統阻抗，將可獲得最小的噪聲係數。顯然最大增益和最小噪聲係數不可同時得到。對於低噪聲放大器，首要的是考慮最小噪聲係數，因此對m3點進行匹配。借用ADS的自帶工具「Smith Chart Utility Tool」進行，只要在其中設置好頻率、源阻抗和目標阻抗值，就可以設計出所需要的輸入匹配電路。

在輸入端匹配完成以後，在原理圖中加入阻抗測量控制項測出輸出阻抗，再次使用「Smith Chart Utility Tool」將輸出阻抗匹配到標準系統阻抗，就可得到最大增益的輸出匹配電路。

當輸出端的匹配完成後，因為改變了從輸入端向裡看的等效阻抗Zin，輸入端的回波損耗會變差。為此，可以採用優化控制項對輸入端和輸出端的匹配電路進行同時的優化改進，也可以使用Tunig工具進行調節。

2．5 最終電路及仿真結果分析

匹配及優化後的電路如圖4所示，電路中各元件的作用分別是：C6、L6是輸入匹配電路；C7、L7是輸出匹配電路；L1、L5、C3、R5是反饋元件；L3、L4是扼流電感；C4、C5是隔直耦合電容；C1、C2是旁路電容。


需要說明的是，反饋電感L1、L5和匹配電路中的元件C6、L6、C7、L7等因為數值較小，在工程中常用微帶線來代替。

仿真結果如圖5所示。其工作帶寬達500 MHz，中心頻率處增益接近20 dB，輸入輸出反射損耗小於-10 dB，噪聲係數小於0．5 dB，穩定係數大於1。如果斷開反饋電路後再次仿真，會發現增益有所加大，但穩定係數將小於1，放大電路將不能正常工作。

3 結論

通過射頻產品低噪聲放大器的設計與仿真，可以看到使用ADS輔助設計電路，理論計算簡單，設計過程快速，參數修改容易，驗證方便，縮短了設計周期，提高了設計精度，在工程中具有實用價值。

責任編輯：gt

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 具有低噪聲、高增益特點的放大器設計方法概述
    具有低噪聲、高增益特點的放大器設計方法概述 21IC中國電子網 發表於 2020-01-20 17:06:00 引言 在自動控制及自動測量系統中，需要把一些非電量
  • 低噪聲放大器設計的理論基礎
    低噪聲放大器的增益要適中，太大會使下級混頻器輸入太大，產生失真。但為了抑制後面各級的噪聲對系統的影響，其增益又不能太小。放大器的增益首先與管子跨導有關，跨導直接由工作點的電流決定。其次放大器的增益還與負載有關。低噪聲放大器大都是按照噪聲最佳匹配進行設計的。噪聲最佳匹配點並非最大增益點，以此增益G 要下降。噪聲最佳匹配情況下的增益成為相關增益。
  • 寬頻帶低噪聲放大器的設計方案
    因此在寬頻帶接收系統領域，寬頻帶低噪聲放大器的設計將具有非常廣闊的市場前景。各種低噪聲器件的功率增益都是隨著頻率的升高而降低，以每倍頻程大約3~5 dB規律下降。為獲得較寬又較平坦的頻響特性，就必須對增益滾降進行補償。可是有意降低低頻段的增益必然使輸入、輸出駐波比變壞，同時噪聲係數也將變大。但是對於寬頻帶低噪聲放大器來說，一般不可能使用隔離器來改善駐波比。
  • 河南省低噪聲放大器_同祿德鑫
    低噪聲放大器在手機GPS上的應用 早在2001年911恐怖事件以後，美國基於安全的考慮，強制要求手機具有GPS定位功能，以確定該手機的實時位置。近年來，隨著我國基礎建設的迅猛發展，道路建設日新月異；人們工作生活節奏加快，GPS導航定位系統日顯重要，需求增加。MAX2640是一款低成本、低噪聲放大器，專為400MHz至2500MHz頻率範圍的應用設計。
  • 433MHz頻段低噪聲放大器電路的設計任務書
    畢業設計應完成的主要內容，設計任務達到的目標)433MHz頻段是LoRa技術常用的一個頻段，實現433MHz頻段低噪聲放大器電路的設計，可基於HFSS設計、仿真、製作實現一款低噪聲放大器。能夠通過功率計、頻譜儀、矢量網絡分析儀的測試，測試放大器的工作頻率、增益、SWR駐波比等參數。畢業設計完成具體工作量；成果形式；驗收方式1.工作量：學習放大器的基本知識、HFSS軟體、AutoCAD軟體、矢量網絡分析儀的原理及測試。2.成果形式：實物，論文。
  • 射頻低噪聲放大器電路的結構設計
    本文引用地址：http://www.eepw.com.cn/article/259590.htm1、射頻LNA設計要求低噪聲放大器(LNA)作為射頻信號傳輸鏈路的第一級，它的噪聲係數特性決定了整個射頻電路前端的噪聲性能
  • 射頻低噪聲放大器電路設計詳解
    射頻LNA設計要求：低噪聲放大器（LNA）作為射頻信號傳輸鏈路的第一級，它的噪聲係數特性決定了整個射頻電路前端的噪聲性能，因此作為高性能射頻接收電路的第一級
  • 低噪聲設計,如何選擇放大器
    ），今天我們就談談在為低噪聲設計時如何選擇一款最佳的放大器。如果源電阻較大，源電阻的詹森噪聲可能遠高於運算放大器的電壓噪聲和由電流噪聲產生的電壓。但需要注意，由於詹森噪聲僅隨電阻的平方根而增長，而受電流噪聲影響的噪聲電壓與輸人阻抗成正比關係，因而對於輸人阻抗值足夠高的情況，放大器的電流噪聲將成為主導。當放大器的電壓和電流噪聲足夠高時，在任何輸人電阻值情況下，詹森噪聲都不會是主導。
  • 基於ADS1299腦電信號採集硬體設計
    通常的腦電採集是由相對獨立的各通道單獨進行模擬放大、濾波、ADC運算，所以造成體積大、一致性差、功耗高等問題，且易引入大量幹擾。顧及到以上問題，本文基於前端採集模擬晶片ADS1299，並利用STM32F103VCT6進行數據處理，實現了高性能、低噪聲和低功耗的腦電採集硬體電路的設計。
  • 1.5 dB NF,1 GHz至2 GHz,低噪聲放大器,35 dB增益,SMA
    【兆億微波商城】：1.5 dB NF，10 dBm Psat，1 GHz至2 GHz，低噪聲放大器，35 dB增益，SMA來自巴斯特納克的PE15A1000低噪聲放大器（也稱為LNA）是我們廣泛的現貨射頻放大器選擇的特色
  • RF/ IF放大器使實現設計方案更容易並保證高性
    在信號電平較高時，線性放大器必須防止不想要的諧波和互調分量屏蔽想要傳 送的信號。LTC6431-15 和 LTC6430-15 就實現了這兩個目標。LTC6431-15 和 LTC6430-15 是兩款固定增益放大器，具備非常高的 OIP3 (線性度)，有關噪聲非常低。
  • 低壓高增益三級放大比較器應用設計
    比較器可以比較一個模擬信號和另一個模擬信號或者參考信號，並且輸出比較得到的二進位信號。這裡所說的模擬信號是指在任何給定時刻幅值都連續變化的信號。嚴格意義上講，二進位信號在任何時刻只能取得兩個給定值中的一個。本文在結構上都採用三級結構，可見本文設計的比較器既可用作PWM比較器也可用於限流比較器，其本質都是相同的。
  • 傳感器實現目標需要怎樣的放大器
    對大多數低端應用來說，設計要求明確，因而元件的選擇也相對容易。但在用於實現許多高端傳感器的輸入處理設計時，如何選擇最佳的精密運算放大器卻存在一些挑戰。 在傳感器類型和（或）其使用環境帶來許多特別要求時，例如超低功耗、低噪聲、零漂移、軌到軌輸入及輸出、可靠的熱穩定性和對數以千計讀數和（或）在惡劣工作條件下提供一致性能的可再現性，運算放大器的選擇就會變得特別困難。
  • 低頻小信號放大電路(一):用於低噪聲OP放大器的RIAA補償放大器
    為了放大拾音線圈感應的微弱信號，RIAA補償放大器必須充分考慮噪聲問題。本電路在低噪聲OP放大器的反饋迴路中連接了CR串聯電路，對信號進行補償、放大。電路工作原理：普通拾音線圈為MM式（磁動式），為了以50歐姆左右接受信號，應在高頻段降低阻抗，所以在輸入端並聯150PF電容。容。
  • 基於ADS的功率放大器設計實例與仿真分析
    最後結合設計方法給出一個中心頻率為2.6GHz、輸出功率為6.5W 的功率放大器的設計及優化實例和仿真結果。仿真結果表明，這種方法是可行的，滿足設計的要求，並且對功放的設計有著重要的參考價值。本文引用地址：http://www.eepw.com.cn/article/185862.htm0 引 言隨著無線通信技術的發展，無線通信設備的設計要求也越來越高，功率放大器作為發射機最重要的部分之一，它的性能好壞直接影響著整個通信系統的性能優劣，因此，無線系統需要設計性能良好的放大器。
  • 【7月9日|線上】基於WaveTek PDK的低噪聲放大器設計
    為了確保天線接收的信號能夠在接收機的最後一級被正確的恢復，一個好的低噪音放大器需要在放大信號的同時產生儘可能低的噪音以及失真。而輸入和輸出端的阻抗匹配和噪聲匹配是實現高增益和低噪聲的關鍵。 針對低噪聲放大器晶片設計與製作，ADS與WaveTek合作可以提供模型載入，設計分析，阻抗匹配匹配，版圖設計及驗證，電磁仿真，帶封裝晶片設計等功能。本次線上研討會將對以上功能進行介紹與展示。
  • 精密運算放大器設計方案分析
    因而市場呼喚低功耗、低噪聲、高速大帶寬、軌對軌輸出特性的精密運放，於是CMOS設計技術成為首選，相關高精密運算放大器應運而生。 隨著DSP處理能力的提高和高速高精度ADC的發展，模擬信號鏈處理越來越向下述的系統結構靠近，如圖1所示。
  • 用結構簡單的套筒式共源共柵運算放大器實現高增益、高單位增益...
    用結構簡單的套筒式共源共柵運算放大器實現高增益、高單位增益帶寬和低功耗的設計 工程師黃明星 發表於 2018-06-10 14:20:00 1 引言 運算放大器作為模擬系統和混合信號系統中的一個重要電路單元，
  • 各類放大器電路設計圖集錦
    因此，在單位增益和 1%電阻情況下，CMRR 等於 50 V/V(或約為 34 dB);在 0.1%電阻情況下，CMRR等於 500 V/V(或約為 54 dB)—— 甚至假定運算放大器為理想器件，具有無限的共模抑制能力。若運算放大器的共模抑制能力足夠高，則總 CMRR 受限於電阻匹配。某些低成本 運算放大器具有 60 dB 至 70 dB 的最小 CMRR，使計算更為複雜。
  • 模數接口中的可編程增益放大器(PGA)介紹
    用可編程增益放大器(PGA)處理數據採集系統中傳感器/變送器模擬輸出和信號處理數字之間的接口。單片和高集成度PGA現在被可編程、更高精度、更高吞吐量和更小封裝尺寸的模塊和混合方案替代。