IT之家 發表於 2020-12-01 09:28:42
11月30日消息 摩爾定律還沒有結束。日媒報導，由於新型冠狀病毒的傳播，近期日本ITF於11月18日在日本東京舉行了網上發布會。
IMEC公司執行長兼總裁Luc Van den hove首先發表了主題演講，介紹了公司研究概況，他強調通過與ASML公司緊密合作，將下一代高解析度EUV光刻技術——高NA EUV光刻技術商業化。IMEC公司強調，將繼續把工藝規模縮小到1nm及以下。
包括日本在內的許多半導體公司相繼退出了工藝小型化，聲稱摩爾定律已經走到了盡頭，或者說成本太高，無利可圖。
獲悉，在日本眾多光刻工具廠商紛紛退出EUV光刻開發階段的同時，半導體研究機構IMEC和ASML一直在合作開發EUV光刻技術，而EUV光刻技術對於超細鱗片來說至關重要。
IMEC發布低至1nm及以上的邏輯器件路線圖
在ITF Japan 2020上，IMEC提出了3nm、2nm、1.5nm以及1nm以下的邏輯器件小型化路線圖。
▲IMEC的邏輯器件小型化路線圖
上行技術節點名稱下標註的PP為多晶矽互連線的節距（nm），MP為精細金屬的布線節距（nm）。需要注意的是，過去的技術節點指的是最小加工尺寸或柵極長度，現在只是「標籤」，並不指某一位置的物理長度。
這裡介紹的結構和材料，如BPR、CFET和使用二維材料的通道等，已經單獨發表。
EUV的高NA對進一步小型化至關重要
據臺積電和三星電子介紹，從7nm工藝開始，部分工藝已經推出了NA=0.33的EUV光刻設備，5nm工藝也實現了頻率的提高，但對於2nm以後的超精細工藝，需要實現更高的解析度和更高的光刻設備NA（NA=0.55）。
▲符合邏輯器件工藝小型化的EUV光刻系統技術路線圖
據IMEC介紹，ASML已經完成了作為NXE:5000系列的高NA EUV曝光系統的基本設計，但商業化計劃在2022年左右。這套下一代系統將因其巨大的光學系統而變得非常高大，很有可能頂在傳統潔淨室的天花板下。
▲當前EUV光刻系統（NA=0.33）（正面）與下一代高NA EUV光刻系統（NA=0.55）（背面）的尺寸比較。
ASML過去一直與IMEC緊密合作開發光刻技術，但為了開發使用高NA EUV光刻工具的光刻工藝，在IMEC的園區裡成立了新的「IMEC-ASML高NA EUV實驗室」，以促進共同開發和開發使用高NA EUV光刻工具的光刻工藝。該公司還計劃與材料供應商合作開發掩模和抗蝕劑。
Van den hove最後表示：「邏輯器件工藝小型化的目的是降低功耗、提高性能、減少面積、降低成本，也就是通常所說的PPAC。除了這四個目標外，隨著小型化向3nm、2nm、1.5nm，甚至超越1nm，達到亞1nm，我們將努力實現環境友好、適合可持續發展社會的微處理器。」他表示，將繼續致力於工藝小型化，表現出了極大的熱情。
責任編輯：YYX
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴