3nm、5nm關鍵技術:為高性能低功耗電子器件發展提供新技術途徑

2020-12-24 電子發燒友

3nm、5nm關鍵技術：為高性能低功耗電子器件發展提供新技術途徑

微波射頻網 發表於 2020-12-22 17:34:26

來自復旦大學微電子學院的消息，該校周鵬團隊針對具有重大需求的3-5納米節點電晶體技術，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體（GAA，Gate All Around），實現了高驅動電流和低洩漏電流的融合統一，為高性能低功耗電子器件的發展提供了新的技術途徑。

相關成果以《0.6/1.2納米溝道厚度的高驅動低洩漏電流多橋溝道電晶體》（High Drive and Low Leakage Current MBC FET with Channel Thickness 1.2nm/0.6nm）為題在第66屆國際電子器件大會（IEDM，International Electron Device Meeting）上北京時間12月16日在線發布。IEDM是微電子器件領域的國際頂級會議，是國際學術界和頂尖半導體公司的研發人員發布先進技術和最新進展的重要窗口。

 

隨著集成電路製造工藝進入到5納米技術節點以下，傳統電晶體微縮提升性能難以為繼，技術面臨重大革新。採用多溝道堆疊和全面柵環繞的新型多橋溝道電晶體乘勢而起，利用GAA結構實現了更好的柵控能力和漏電控制，被視為3-5納米節點電晶體的主要候選技術。現有工藝已實現了7層矽納米片的GAA多橋溝道電晶體，大幅提高驅動電流，然而隨著堆疊溝道數量的增加，漏電流也隨之增加，導致的功耗不可忽視。

雙橋溝道電晶體示意圖及其性能圖

針對上述問題，團隊設計並製備出了超薄圍柵雙橋溝道電晶體，利用二維半導體材料優秀的遷移率，和圍柵增強作用的特點，驅動電流與普通MoS2電晶體相比提升超過400%，室溫下可達到理想的亞閾值擺幅（60mV/dec）。同時由於出色的靜電調控與較大的禁帶寬度，可有效降低漏電流。該器件驅動電流與7疊層矽GAA電晶體可相比擬，漏電流卻只有矽器件的1.9%，降低了兩個數量級，在未來高性能低功耗電晶體技術應用領域具有廣闊的應用前景。

該項研究工作主要由博士生黃曉合和劉春森完成，得到了微電子學院教授張衛的指導，獲得了國家自然科學基金傑出青年科學基金、應急重點項目及上海市集成電路重點專項等項目的資助，以及復旦大學專用集成電路與系統國家重點實驗室的支持。

 

責任編輯：xj

原文標題：3nm、5nm關鍵技術：復旦大學成功驗證實現GAA電晶體

文章出處：【微信公眾號：微波射頻網】歡迎添加關注！文章轉載請註明出處。

 

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 3nm、5nm關鍵技術:復旦教授成功驗證實現GAA電晶體 柵控能力提升
    來自復旦大學微電子學院的消息，該校周鵬團隊針對具有重大需求的3-5納米節點電晶體技術，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體(GAA，Gate All Around)，實現了高驅動電流和低洩漏電流的融合統一，為高性能低功耗電子器件的發展提供了新的技術途徑。
  • 實現5nm以下製程的關鍵技術:復旦教授成功驗證GAA電晶體技術
    12月17日消息，來自「復旦大學微電子學院」的消息顯示，該校周鵬團隊針對具有重大需求的3nm至5nm節點電晶體技術，驗證了雙層溝道厚度分別為0.6
  • 復旦微電子學院發表研究:3-5nm節點GAA技術
    微電子學院周鵬教授團隊針對具有重大需求的3-5納米節點電晶體技術，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體（GAA，Gate All Around），實現了高驅動電流和低洩漏電流的融合統一，為高性能低功耗電子器件的發展提供了新的技術途徑。
  • 3-5nm關鍵技術突破:復旦大學驗證實現圍柵多橋溝道電晶體技術
    通信世界網消息（CWW）近日，復旦大學微電子學院發布消息稱，該學院周鵬教授團隊針對具有重大需求的3-5納米節點電晶體技術，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體（GAA，Gate All Around），實現了高驅動電流和低洩漏電流的融合統一，為高性能低功耗電子器件的發展提供了新的技術途徑
  • 臺積電在5nm和3nm技術上推出3D封裝技術
    7nm N7工藝，5nm N5，N4和3nm N3節點的進展。臺積電稱，N5工藝在相同性能下的性能提高了15％，功耗降低了30％，而7nm N7工藝的邏輯密度提高了1.8倍。並且，N5的缺陷密度學習曲線比N7快，這意味著5nm工藝將比其前身更快地達到更高的良率。
  • 臺積電最新5nm+/4nm/3nm進度，超低功耗工藝N12e
    電子發燒友網報導（文/黃晶晶）8月25日，臺積電舉辦了第26屆技術研討會，並分享了其最新的工藝製程情況。在今年實現5nm晶片的量產後，臺積電的5nm+、3nm等也在規劃中，並取得最新進展。此外，臺積電也是第一家將EUV技術用於7 納米世代商業化生產的晶圓製造服務公司。臺積電7nm工藝於2018年4月正式進入量產，已經為數十家客戶的100多種產品製造晶片。
  • 國內某大學成功驗證實現3nm關鍵技術:GAA電晶體
    tetednc近日，復旦大學微電子學院網站發布消息，該校周鵬團隊針對具有重大需求的3-5納米節點電晶體技術，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體（GAA，Gate All Around，也譯作環繞柵極電晶體），實現了高驅動電流和低洩漏電流的融合統一，為高性能低功耗電子器件的發展提供了新的技術途徑。
  • IMEC發布低至1nm及以上的邏輯器件路線圖
    打開APP IMEC發布低至1nm及以上的邏輯器件路線圖 IT之家 發表於 2020-12-01 09:28:42 　　11月30
  • 復旦大學成功驗證實現3nm關鍵技術—— GAA電晶體
    電子工程專輯 EE Times China -提供有關電子工程及電子設計的最新資訊和科技趨勢 近日，復旦大學微電子學院網站發布消息，該校周鵬團隊針對具有重大需求的3-5納米節點電晶體技術，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道電晶體（GAA，Gate
  • 臺積電公布3nm技術細節！正建8000人2nm新研發中心
    ，臺積電揭秘其3nm工藝節點的更多細節，並分享了5nm後續產品N5P和N4工藝節點的相關進展。一、5nm今年下半年見，3nm後年量產在今天的臺積電技術研討會，臺積電介紹了5nm N5、N5P、N4工藝以及3nm N3工藝的PPA優化情況。
  • 臺積電公布3nm技術，明年試產！正建8千人2nm新研發中心
    015nm今年下半年見，3nm後年量產在今天的臺積電技術研討會，臺積電介紹了5nm N5、N5P、N4工藝以及3nm N3工藝的N5P和N4屬於5nm N5的增強版本。N5P主要面向高性能應用，計劃在2021年投入使用。與N5相比，同等功耗下，N5P的性能可提高5％；同等性能下，N5P的功耗可降低10％。
  • 紫光展銳虎賁T7520:引入EUV技術的6nm,才是真正的6nm
    該晶片引入EUV技術,「只有引入EUV技術的6nm才是真正的6nm」,而這項技術也將伴隨未來可能的5nm、4nm、3nm、2nm、1nm一路前行。自1965年英特爾創始人之一的戈登·摩爾提出摩爾定律以來,半導體領域就一直在遵循著「當價格不變時,集成電路上可容納的元器件的數目,約每隔18個～24個月便會增加一倍,性能也將提升一倍」的規律前行。
  • IMEC和ASML研發低至1nm工藝的高解析度EUV光刻技術
    打開APP IMEC和ASML研發低至1nm工藝的高解析度EUV光刻技術 IT之家 發表於 2020-12-02 16:28:53
  • 3nm、5nm製程—複雜且昂貴的爭奪戰
    nanosheet FET具有更寬的溝道，這意味著器件具有更強的性能和更大的驅動電流。這就是為什麼nanosheet在市場上越來越受歡迎。這就是為什麼nanosheet FET可獲得更強的動力。但在3nm左右，這項技術和FinFET還面臨一些挑戰。
  • 3nm明年試產!臺積電8000人枕戈待旦備戰2nm
    名工程師的2nm晶片研發中心、整合旗下包括SoIC、InFO、CoWoS等3D封裝技術平臺，命名為臺積電3D Fabric、以及超低功耗工藝技術N12e等。因為隨著AI和5G的持續發展，人類對更快速、更低功耗運算能力的追求是無止境的，從而創造了更大的市場需求，推動了產業的持續創新。另一方面，7nm及以下先進工藝節點採用新一代FinFET技術，大幅提升了性能和功耗效率，是為開發更具競爭力晶片產品而極具價值的投資。
  • 國產晶片或將跨過5nm ?清華教授魏少軍:需要攻克這3個關鍵技術
    在當下，國內造芯熱潮一波接一波，"替換"是我們勢在必行的事情，這個時候作為一個專家教授卻說替代不應該是主旋律，多少令人不解，而這一次他指出攻克3個關鍵技術，國產晶片有望跨過5nm。集成電路技術分叉口前不久中國半導體行業協會集成電路設計分會理事長魏少軍，在2020中國（上海）集成電路創新峰會上指明了方向。
  • 萊迪思CrossLink-NX FPGA為Moorechip實現低功耗、高性能四通道...
    CrossLink™-NX FPGA系列提供1066Mbps DDR3存儲器接口、2.5Gbps MIPI D-PHY、大容量嵌入式RAM塊（EBR）和大型SRAM加速90度圖像旋轉和高清視頻橋接應用的算法實現。
  • 3nm晶片關鍵技術被突破,復旦大學教授立功了
    3nm晶片關鍵技術被突破，復旦大學教授立功了。晶片是智能化時代的依賴產物，只要是電子類產品都需要用到晶片，隨著手機越來越智能，對於晶片工藝的要求也越來越高，目前最先進的5nm晶片工藝也已經用於手機製造上了，搭載5nm晶片的iPhone 12以及Mate 40，在性能表現上都格外的突出。
  • 復旦教授攻克難題,3nm晶片關鍵技術取得突破,國產晶片未來可期
    傳統的FinFET電晶體技術在製程不斷微縮的情況下，已經難以有新突破，故而相關企業或團隊展開了對電晶體新型技術的研發探索。12月17日快科技傳來消息，我國復旦大學微電子學院宣布，該校周鵬教授的團隊成功攻克難題，在3nm晶片關鍵技術上取得重大突破。
  • 清華教授指明方向，攻克3個關鍵技術，國產晶片有望跨過5nm
    拋開此事不談，在國產晶片7nm製作工藝尚未成熟之際，5nm時代已然來臨，落後一步的中國半導體產業，能否順利跨過5nm還是個未知數。，新器件、新材料、新工藝，微納系統集成外加晶片架構這三大領域的創新，將成為中國集成電路領域跨越5nm工藝的過程中，需要攻克的三個關鍵技術。