12月17日消息,來自「復旦大學微電子學院」的消息顯示,該校周鵬團隊針對具有重大需求的3nm至5nm節點電晶體技術,驗證了雙層溝道厚度分別為0.6 /1.2nm的圍柵多橋溝道電晶體(GAA,Gate All Around),實現了高驅動電流和低洩漏電流的融合統一,為高性能低功耗電子器件的發展提供了新的技術途徑。據悉,相關成果已經在第66屆IEDM國際電子器件大會上在線發表。
雙橋溝道電晶體示意圖及其性能圖
隨著集成電路製造工藝進入到5納米技術節點以下,傳統電晶體微縮提升性能難以為繼,技術面臨重大革新。採用多溝道堆疊和全面柵環繞的新型多橋溝道電晶體乘勢而起,利用GAA結構實現了更好的柵控能力和漏電控制,被視為3-5納米節點電晶體的主要候選技術。三星已計劃從2022年投產的第一代3nm就引入GAA電晶體,臺積電略保守,3nm仍是FinFET,2nm開始啟用GAA。
目前,現有工藝已實現了7層矽納米片的GAA多橋溝道電晶體,大幅提高驅動電流,然而隨著堆疊溝道數量的增加,漏電流也隨之增加,導致的功耗不可忽視。
針對上述問題,團隊設計並製備出了超薄圍柵雙橋溝道電晶體,利用二維半導體材料優秀的遷移率,和圍柵增強作用的特點,驅動電流與普通MoS2電晶體相比提升超過400%,室溫下可達到理想的亞閾值擺幅(60mV/dec)。同時由於出色的靜電調控與較大的禁帶寬度,可有效降低漏電流。該器件驅動電流與7疊層矽GAA電晶體可相比擬,漏電流卻只有矽器件的1.9%,降低了兩個數量級,在未來高性能低功耗電晶體技術應用領域具有廣闊的應用前景。
該項研究工作主要由博士生黃曉合和劉春森完成,得到了微電子學院教授張衛的指導,獲得了國家自然科學基金傑出青年科學基金、應急重點項目及上海市集成電路重點專項等項目的資助,以及復旦大學專用集成電路與系統國家重點實驗室的支持。
編輯:芯智訊-林子 來源:復旦大學微電子學院
行業交流、合作請加微信:icsmart01
芯智訊官方交流群:221807116