新思科技3DIC Compiler支持三星實現針對HPC應用的高帶寬存儲先進...

2020-12-04 美通社

新思科技（Synopsys，納斯達克股票代碼：SNPS）近日宣布，其3DIC Compiler解決方案協助三星在一次封裝中完成具有8個高帶寬存儲器（HBM）的複雜5納米SoC的設計、實現和流片。藉助3DIC Compiler平臺，三星基於矽中介層技術的多裸晶晶片集成（MDI™）能夠擴展用於高性能計算（HPC）的全新SoC設計的複雜性和容量。與3DIC Compiler的合作可提高三星的設計效率，將完成設計所需時間從數月縮短至數小時。

為應對HPC等加速發展市場中的關鍵設計挑戰，先進封裝變得越來越重要。HPC正在推動越來越多的HBM集成到封裝中，以實現更高的帶寬和更快的訪問。每個HBM堆棧的集成都需要成千上萬的額外die-to-die互連，這增加了封裝中多裸晶SoC的設計複雜性，並且從早期探索到設計籤核都需要進行大量的分析。

新思科技的3DIC Compiler建基於統一的平臺，可利用感知信號完整性的自動布線和屏蔽功能來提高協同設計效率。3DIC Compiler為設計自動化提供了一套全面的功能，包括凸塊放置、高密度布線和屏蔽。為了確保設計的穩定性，3DIC Compiler還使用三星的矽中介層技術，提供Ansys® RedHawk™系列晶片封裝協同仿真工具的in-design支持，以全面分析信號和電源完整性、以及封裝中大量HBM堆棧的熱學可靠性。

（美通社,2020年11月18日加利福尼亞州山景城）

相關焦點

  • 新思科技推出業界首個統一平臺3DIC Compiler,以加速多裸晶晶片...
    三星電子設計平臺開發執行副總裁Jaehong Park表示：「通過與新思科技合作，我們現在可以為高端網絡和高性能計算應用提供先進多裸晶晶片封裝解決方案，從而為雙方共同的客戶服務。3DIC Complier及其統一平臺顛覆了先進多裸晶晶片封裝的設計方式，重新定義了2.5D/3D多裸晶晶片解決方案在整個設計工作流程中的傳統工具邊界。」
  • 新思科技Design Compiler NXT獲三星Foundry認證,用於5/4納米Fin...
    時鐘與數據同步優化技術等新優化技術有利于于在高級節點上實現PPA目標 受益於Design Complier NXT, 三星Foundry客戶在認證過程中提供8%至10% PPA提高以及2倍的吞吐量新思科技(Synopsys, Inc.)(Nasdaq: SNPS)今天宣布，新思科技Design Compiler NXT綜合解決方案已經獲三星Foundry認證，用於其5/4納米FinFET工藝技術。
  • 新思科技與三星開展合作
    ，納斯達克股票代碼：SNPS）近日宣布與三星晶圓廠合作開發、驗證了30 多款全新的可互操作工藝設計套件 (iPDK) ，並可支持新思科技定製設計平臺。這些 iPDK 廣泛覆蓋了三星的先進和傳統節點組合。新思科技定製設計平臺是速度和效率更佳卓越的設計和驗證解決方案，可使版圖速度提高 5 倍、設計收斂速度提高 2 倍，從而為使用各種三星工藝技術的客戶提供最高生產效率。
  • 新思科技攜手三星推出高性能計算設計優化參考方法學
    加利福尼亞州山景城2021年1月11日 /美通社/ -- 要點： 新思科技與三星基於Fusion Design Platform開展合作，充分釋放三星在最先進節點工藝的優勢 經過認證的流程為開發者提供了一整套針對時序和提取的業界領先數字實現和籤核解決方案 新思科技Fusion Design
  • 新思科技最新版Design Compiler NXT正式發布
    -早期採用者實現運行速度加倍、結果質量改善10%並與IC Compiler II緊密相關加州山景城2019年4月9日  --重點：新思科技Design Compiler NXT採用創新且高效的優化引擎，提高運行速度並改善功耗和時序方面的設計實現質量支持先進工藝節點，包括通用庫以及與
  • 新思科技:先進工藝挑戰下,IC設計企業如何快速成功流片
    集微網消息，10月30日，2020 中國（深圳）集成電路峰會召開，新思科技技術支持副總監湯木明發表《先進工藝挑戰之縮小設計期望和實現間的落差》的演講，介紹新思科技的先進技術和方法論如何協助晶片設計企業快速流片。對於先進工藝，湯木明表示：「近期國內特別關注先進工藝，而先進工藝下從設計到最終實現的性能指標，通常會有一個很漫長的過程才能達到最終想要的狀態。
  • 新思科技提供基於臺積公司5奈米製程的廣泛IP組合,加速高性能計算...
    接口PHY IP包括112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX和內存接口IP，能夠支持最高速率 高性能內存接口IP包括DDR5、LPDDR5和HBM2/2E的解決方案，提供最大的內存帶寬和帶寬效率 寬並行總線技術為112G USR/XSR連接和高帶寬互聯的Die-to-Die PHY提供非常低延遲的可靠連結
  • 新思科技和Arm將合作拓展至Fusion Compiler
    加州山景城2019年5月14日 /美通社/ -- 亮點： 使用新思科技Fusion Design Platform，Arm最新Cortex-A76和Neoverse N1處理器的早期採用者成功實現片上系統流片 新思科技QuickStart設計實現套件增強，使用Fusion Compiler為包括新一代
  • 新思科技推出下一代Design Compiler,進一步強化Synthesis領先地位
    新思科技(Synopsys, Inc.我們正在同新思科技基於Design Compiler NXT中的最新綜合技術進行深入合作，並期待通過這些創新技術在我們設計上的應用，應對不斷增加的上市時間壓力和更高的QoR要求。」　　Design Compiler NXT中的最新的優化技術包括功耗驅動的映射和結構化技術，時鐘與數據同步優化技術(CCD)，以及不會犧牲QoR的全新分布式綜合技術。
  • 新思科技推出全新64位ARC處理器IP
    新款HS6x處理器採用64位流水線和寄存器組，並向後兼容現有的ARC EM和HS系列 MetaWare開發工具套件簡化了高度優化的高密度代碼開發和調試 新思科技（Synopsys, Inc.新款ARC HS處理器可滿足各種高端嵌入式應用的功耗、性能和面積要求，包括固態硬碟(SSD)、汽車控制和信息娛樂、無線基帶、無線控制和家庭網絡。 憶芯科技首席科學家Bruce Cheng表示：「高端嵌入式應用的設計人員在持續的壓力下，需要在有限的功耗和面積預算內增加內存空間，同時實現更高的性能。
  • 百度攜手新思科技實現「讓計算更加智能」
    新思科技（Synopsys, Inc.）近日宣布，將與百度持續深化合作，助力實現其「讓計算更加智能」的願景。百度人工智慧晶片「崑崙」已採用新思科技全流程解決方案。
  • 新思科技聯合臺積公司推出基於CoWoS和InFO技術的認證設計流程以加快2.5D/3D IC設計
    」 · 臺積公司認證基於新思科技3DIC Compiler統一平臺的CoWoS®和InFO設計流程· 3DIC Compiler可提高先進封裝設計生產率· 集成Ansys晶片封裝協同分析解決方案，可實現可靠的籤核和設計實時分析
  • 新思科技DesignWare CXL IP支持高性能計算SoC所需的AMBA CXS協議
    DesignWare CXL IP 支持 AMBA CXS 協議，以實現與可擴展 Arm Neoverse 相干網狀網絡的無縫集成 　　新思科技 CXL IP 以 32GT/s 的速度運行，數據寬度為
  • 新思推出業界最先進的USB4接口方案:40Gbps速度、5nm工藝
    新思科技日前宣布推出業界最先進的USB4解決方案DesignWare USB4 IP，還是5nm工藝的。USB4標準於2019年9月正式公布，與以往版本最大不同就是完全基於Intel開放出來的雷電協議，帶寬因此再次翻番到40Gbps
  • 新思科技Fusion Design Platform成為首個獲得三星EUV技術5LPE工藝...
    、得到結果的時間，現在用於三星代工廠(Samsung Foundry)的先進5LPE工藝 新思科技(Synopsys, Inc.)使用新思科技Fusion Design Platform，我們的共同客戶將能夠設計出最具競爭力的5LPE系統級晶片(SoC)產品，以滿足超高性能和低功耗應用的需求。新思科技仍然是我們的首選廠商，在新節點開發和實現方面開展合作，因此我們的代工廠客戶可以放心地在所有細分市場（包括汽車、人工智慧、高性能計算和移動）提升他們的設計。」
  • 新思科技合作推出三星SAFE雲設計平臺
    新思科技近日宣布，作為行業領先合作夥伴和Samsung Foundry合作，共同交付三星SAFE雲設計平臺。本文引用地址：http://www.eepw.com.cn/article/202007/416029.htm三星電子製造設計技術部副總裁Sangyun Kim表示：「作為先進節點製造工藝和服務的領先供應商，我們發現客戶對支持雲上設計靈活性的需求在不斷增加。
  • 新思三星攜手推出3nm GAA的全套設計方法和流程
    先進應用的開發者可基於三星與新思科技的合作加速部署 該方法已經過優化，可為使用三星3nm GAA工藝節點技術的5G、HPC、AI和IoT等先進應用的開發者，提供最高的設計效率。 先進節點的複雜性驅使開發者尋找縮短設計周期的新方法。
  • Tenstorrent採用新思科技的廣泛DesignWare IP組合,成功實現了一次...
    利用經過矽驗證的DesignWare IP產品組合，Tenstorrent能夠快速滿足其用於高性能計算應用的動態AI處理器晶片的關鍵實時連接和特殊處理要求。Tenstorrent還與新思科技的專家技術支持團隊合作，簡化IP核集成並顯著加快設計進度。
  • 新思科技聯合臺積公司加快N3製程創新，實現新一代晶片設計
    新思科技經驗證的設計解決方案支持高性能計算、移動、5G和人工智慧晶片，實現最領先功耗和性能表現加州山景城2020年10月10日 /美通社/ -- 重點： 半導體市場日益增長的需求推動最先進晶片製程的發展 新思科技與臺積公司開展廣泛合作，利用新思科技全流程數字和定製設計平臺，有效發揮臺積公司 3奈米製程技術（N3
  • ...Compiler NXT獲三星Foundry認證,用於5/4納米FinFET工藝技術
    時鐘與數據同步優化技術等新優化技術有利于于在高級節點上實現PPA目標 受益於Design Complier NXT, 三星Foundry客戶在認證過程中提供8%至10% PPA提高以及2倍的吞吐量新思科技(Synopsys, Inc.)