新思科技DesignWare CXL IP支持高性能計算SoC所需的AMBA CXS協議

2020-12-28 東方財富網

原標題:新思科技DesignWare CXL IP支持高性能計算SoC所需的AMBA CXS協議

  要點:

  •   DesignWare CXL IP 支持 AMBA CXS 協議,以實現與可擴展 Arm Neoverse 相干網狀網絡的無縫集成

  •   新思科技 CXL IP 以 32GT/s 的速度運行,數據寬度為 512 位,支持所有必需的 CXL 協議和設備類型,以滿足具體應用要求

  •   該業內首款 CXL IP 整體解決方案包含可配置的控制器、採用 FinFET 工藝的 32GT/s PHY 以及驗證 IP

  新思科技(Synopsys, Inc。,納斯達克股票代碼:SNPS)近日宣布其 DesignWare CXL 控制器 IP 現已支持 AMBA CXS 協議,能夠高效接入最新的、具有高度可擴展性的 Arm Neoverse 相干網狀網絡,從而為一系列高性能計算、數據中心和網絡片上系統 (SoC) 提供優化的多晶片 IP 堆棧。

  DesignWare CXL 控制器支持所有必需的 CXL 協議類型(。cache、。io 和 。mem),並允許在單個時鐘周期傳輸中混合多種類型以實現設計靈活性。通過支持 CXS,極低延遲、高帶寬的 DesignWare CXL IP 能夠將其能力擴展至需要高速緩存相干性和快速晶片間互連的基於 Arm 的 SoC。

  「數據創建、消耗和處理的工作量呈現指數級增長,推動更多的雲上工作量採用特定於領域的加速,這就需要快速高效的多晶片互連來實現快速數據傳輸,」Arm 基礎設施業務部門產品管理副總裁 Dermot ODriscoll 表示,「作為我們與新思科技的合作成果,經過優化、準備就緒的 CXL IP 堆棧能夠滿足一系列基於 Arm 的服務器主機和終端解決方案對各種多晶片延遲和帶寬的需求。」

  「包括 AI 加速器、網絡和超大規模數據中心在內的高性能計算應用,需要具有相干性的接口,以實現在片內和片外協議之間的高速高效通信,」新思科技 IP 營銷和戰略高級副總裁 John Koeter 表示,「提供 AMBA CXS 協議的支持後,設計師可輕鬆將新思科技的 DesignWare CXL IP 接入到 Arm 相干網狀網絡平臺,從而滿足其基於 Arm 的數據密集型 SoC 設計對高帶寬的要求。」

  供應情況和額外資源

  DesignWare CXL 控制器 IP 和 32G PHY IP 現已上市。詳情請訪問:

  •   DesignWare CXL IP 網頁

  •   Arm AMBA CXS 驗證 IP 博客

  DesignWare IP 簡介

  新思科技是面向晶片設計提供高質量矽驗證 IP 解決方案的領先供應商。DesignWare IP 產品組合包括邏輯庫、嵌入式存儲器、嵌入式測試模擬 IP、有線和無線接口 IP、安全 IP、嵌入式處理器和子系統。為了加速原型設計、軟體開發以及將 IP 整合進晶片,新思科技 IP Accelerated 計劃提供 IP 原型設計套件、IP 軟體開發套件和 IP 子系統。新思科技對 IP 質量的大量投資、全面的技術支持以及強大的 IP 開發方法使設計人員能夠降低集成風險,並加快上市時間。垂詢 DesignWare IP 詳情,請訪問 https://www.synopsys.com/zh-cn/designware-ip.html。

  新思科技簡介

  新思科技(Synopsys, Inc。,納斯達克股票代碼:SNPS)是眾多創新型公司的 Silicon to Software(「晶片到軟體」)合作夥伴,這些公司致力於開發我們日常所依賴的電子產品和軟體應用。作為全球第 15 大軟體公司,新思科技長期以來一直是電子設計自動化 (EDA) 和半導體 IP 領域的全球領導者,並且在軟體安全和質量解決方案方面也發揮著越來越大的領導作用。無論您是創建高級半導體的片上系統 (SoC) 設計人員,還是編寫需要最高安全性和質量的應用程式的軟體開發人員,新思科技都能夠提供您所需要的解決方案,幫助您推出優質創新且安全的產品。有關更多信息,請訪問 http://www.synopsys.com。

  編輯聯繫人:

  Camille Xu

  新思科技

  wexu@synopsys.com

  Kelly James

  新思科技

  kellyj@synopsys.com

(文章來源:美通社)

(責任編輯:DF398)

相關焦點

  • Chelsio採用新思科技DesignWare 56G乙太網PHY IP核,加速高性能計算SoC開發
    為了加快高性能計算SoC的發展,新思科技為Chelsio等公司提供了業界最全面的IP核解決方案,包括56G和112G乙太網PHY、DDR5、PCI Express 5.0、die-to-die USR/XSR和HBI PHY、Compute Express Link(CXL)及CCIX。
  • 新思科技擴展DesignWare MIPI IP產品組合 推出適用於FinFET工藝的...
    C-PHY/D-PHY以24 Gb/s的速度運行,提供低於1.3pJ/bit的功耗,能夠在高解析度成像設備中實現最佳能耗 DesignWare DSI/DSI-2和CSI-2控制器支持16位和32位PHY協議接口(PPI),實現高吞吐量C-PHY/D-PHY連接 C-PHY/D-PHY IP和ASIL B Ready ISO 26262認證
  • NVIDIA選用新思科技經驗證DesignWare DDR IP核
    DDR5/4的每個通道多個DIMM,滿足NVIDIA的網絡數據速率和內存容量要求基於固件的現場可升級訓練可提高通道的穩定性和可靠性,並且有助於算法更新,從而降低採用新內存協議的風險新思科技(Synopsys, Inc.)近日宣布,NVIDIA的網絡業務部門Mellanox將採用經驗證的DesignWare® DDR5/4 PHY IP核,以滿足其針對高性能計算和人工智慧應用的
  • Tenstorrent採用新思科技的廣泛DesignWare IP組合
    利用經過矽驗證的DesignWare IP產品組合,Tenstorrent能夠快速滿足其用於高性能計算應用的動態AI處理器晶片的關鍵實時連接和特殊處理要求。Tenstorrent還與新思科技的專家技術支持團隊合作,簡化IP核集成並顯著加快設計進度。Grayskull提供了差異化功能,包括細粒度條件計算、面積和功耗優化的矩陣計算引擎、定製片上網絡(NoC)和動態數據壓縮。
  • 瓴盛科技選用新思科技DesignWare IP核加速新一代SoC開發
    ,納斯達克股票代碼:SNPS)今天宣布瓴盛科技(JLQ Technology Co., Ltd.)已經選用新思科技DesignWare® Interface IP核來加速其面向一系列應用的新一代高性能、低功耗SoC晶片的開發。
  • NVIDIA採用DesignWare DDR IP核,支持高性能雲計算網絡晶片
    新思科技(Synopsys)近日宣布,NVIDIA的網絡業務部門Mellanox將採用經驗證的DesignWare® DDR5/4 PHY IP核,以滿足其針對高性能計算和人工智慧應用的InfiniBand網絡晶片不斷變化的內存需求。
  • Tenstorrent採用新思科技的廣泛DesignWare IP組合,成功實現了一次...
    利用經過矽驗證的DesignWare IP產品組合,Tenstorrent能夠快速滿足其用於高性能計算應用的動態AI處理器晶片的關鍵實時連接和特殊處理要求。Tenstorrent還與新思科技的專家技術支持團隊合作,簡化IP核集成並顯著加快設計進度。
  • 新思科技提供基於臺積公司5奈米製程的廣泛IP組合,加速高性能計算...
    ,納斯達克股票代碼:SNPS)今天宣布推出基於TSMC 5奈米製程的業界最廣泛的高品質IP組合, 用於高性能計算片上系統(SoC)的開發。基於臺積公司製程技術的DesignWareIP核組合,包括最廣泛使用的高速協議接口IP和基礎IP,用於加速高端雲計算、AI加速器、網絡和存儲應用的片上系統開發。
  • ...IP組合,成功實現了一次性完成高性能AI處理器晶片的矽晶設計
    利用經過矽驗證的DesignWare IP產品組合,Tenstorrent能夠快速滿足其用於高性能計算應用的動態AI處理器晶片的關鍵實時連接和特殊處理要求。Tenstorrent還與新思科技的專家技術支持團隊合作,簡化IP核集成並顯著加快設計進度。 Grayskull提供了差異化功能,包括細粒度條件計算、面積和功耗優化的矩陣計算引擎、定製片上網絡(NoC)和動態數據壓縮。
  • 新思科技攜手三星推出高性能計算設計優化參考方法學
    加利福尼亞州山景城2021年1月11日 /美通社/ -- 要點: 新思科技與三星基於Fusion Design Platform開展合作,充分釋放三星在最先進節點工藝的優勢 經過認證的流程為開發者提供了一整套針對時序和提取的業界領先數字實現和籤核解決方案 新思科技Fusion Design
  • 新思科技專場上線,詳解如何在高性能計算SoC設計中挑選適合的Die to Die連接IP|直播預告
    SoC(System on Chip的縮寫)即系統級晶片,是一個將計算處理器和其它電子系統集成到單一晶片的集成電路。SoC將不同功能的IC整合到一顆晶片中,可以縮小晶片體積和不同IC之間的距離,提升晶片的整體計算性能。目前在高性能計算、消費類電子、通信與汽車應用領域中, SoC是一種主要的晶片產品形態。
  • 新思科技推出全新64位ARC處理器IP
    新思科技新推出的ARC HS5x和HS6x CPU不僅可以滿足這些需求,也提供了支持未來嵌入式系統所需的可配置性和可擴展性。」 ARC HS5x和ARC HS6x處理器基於新的ARCv3 ISA,支持各種32位和64位指令。這些處理器具有高速10級、雙發射流水線,在功耗和面積有限的情況下提高了功能單元的利用率。
  • 高性能計算SoC如何選擇適合的Die to Die連接IP | 直播預告
    SoC(System on Chip的縮寫)即系統級晶片,是一個將計算處理器和其它電子系統集成到單一晶片的集成電路。SoC將不同功能的IC整合到一顆晶片中,可以縮小晶片體積和不同IC之間的距離,提升晶片的整體計算性能。
  • 酷芯微電子選擇新思科技DesignWare安全IP用於其無人機晶片
    RSA、ECC、AES和SHA硬體加密加速器能夠加速安全協議中所需要的非對稱、對稱和散列加密功能,從而實現了在純軟體解決方案中無法達到的性能和能效水平。「隨著無人機和監控等各種各樣應用中安全威脅不斷湧現,設計人員需要採用各種高級安全措施,以便在各個級別的操作中保護晶片,並滿足最高性能標準,」 新思科技IP部門營銷副總裁John Koeter說道,「通過提供全面的、經過矽驗證的安全IP,新思科技幫助酷芯微電子研發出差異化的產品,實現更低風險並更快速地上市。」
  • 新思科技以NIST驗證的真隨機數發生器IP,加速FIPS 140-3認證
    新思科技獲得認證的TRNG IP在較廣的系統時鐘動態範圍內運行,支持系統在不同運行階段所需的從30MHz到1+GHz的工作頻率。此外,TRNG支持虛擬化,能夠以安全的方式,同時訪問系統內多個實體的隨機數。 新思科技IP營銷與戰略高級副總裁John Koeter表示:「黑客們正在把他們的目標擴大到從雲端到邊緣等存儲和傳輸數據在內的所有區域,從SoC層面開始,嚴格的安全性已成為一項要求。
  • 新思科技推出業界首個CXL 2.0 VIP解決方案,實現SoC性能突破
    CXLVIP結合了新思科技自身的Verdi®協議分析儀(Protocol Analyzer)和性能分析儀 (Performance Analyzer),同時還包含覆蓋率分析和驗證計劃,以加速驗證收斂。此外,經驗證的DesignWare® CXL IP所提供的16 lane連接能夠實現高帶寬和低延遲,因而可支持3種CXL協議(CXL.io、CXL.cache、CXL.mem)和設備類型,以滿足不同的應用場景。
  • 新思科技與Socionext擴大合作,將5nm工藝HBM2E IP部署於AI和高性能...
    加利福尼亞山景城和日本橫濱2021年1月13日  /美通社/ -- 新思科技(Synopsys, Inc., 納斯達克股票代碼:SNPS)和Socionext(索喜科技)今日宣布擴展雙方合作,基於新思科技的DesignWare® IP組合,Socionext還將使用新思科技的HBM2E IP,以在人工智慧和高性能計算(HPC
  • 新思科技與Nestwave攜手為物聯網數據機開發低功耗地理定位IP...
    新思科技IP營銷與戰略部高級副總裁John Koeter表示:「新興物聯網應用需要高精度、超低功耗的地理定位功能。新思科技的ARC物聯網通信IP子系統與Nestwave的GNSS技術相結合,將幫助設計人員大大提高地理定位性能,同時降低頻率要求和電池式物聯網設備的總體功耗。」
  • 業界首款USB4 IP發布!5nm工藝
    3連接協議 新的USB4路由器IP可傳輸USB、PCIe和DisplayPort協議數據,同時優化了帶寬 高達20或40 Gbps的吞吐量為高性能邊緣AI、存儲、PC和平板電腦晶片設計提供了所需的帶寬 新思科技今天宣布推出業界首款完整的DesignWare USB4 IP 解決方案,該解決方案由控制器
  • 新思科技和Elektrobit宣布推出用於ARC功能安全處理器IP的EB...
    加州山景城和德國愛爾蘭根2020年9月2日 /美通社/ -- 新思科技 (Synopsys Inc., 納斯達克股票代碼:SNPS) 和Elektrobit (EB) 這家富有遠見卓識的汽車行業嵌入式和互聯軟體產品的全球供應商,今天共同宣布推出用於新思科技符合 ASIL-D 的 DesignWare® ARC® EM 和