模擬電路和數字電路在PCB設計中的區別詳解

打開APP

模擬電路和數字電路在PCB設計中的區別詳解

OFweek 發表於 2020-03-06 11:46:00

（文章來源：OFweek）

工程領域中的數字設計人員和數字電路板設計專家在不斷增加，這反映了行業的發展趨勢。儘管對數字設計的重視帶來了電子產品的重大發展，但仍然存在，而且還會一直存在一部分與模擬或現實環境接口的電路設計。模擬和數字領域的布線策略有一些類似之處，但要獲得更好的結果時，由於其布線策略不同，簡單電路布線設計就不再是最優方案了。

本文就旁路電容、電源、地線設計、電壓誤差和由PCB布線引起的電磁幹擾（EMI）等幾個方面，討論模擬和數字布線的基本相似之處及差別。在布線時，模擬器件和數字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個電容，此電容值通常為0．1uF。系統供電電源側需要另一類電容，通常此電容值大約為10uF。

這些電容的位置如圖1所示。電容取值範圍為推薦值的1／10至10倍之間。但引腳須較短，且要儘量靠近器件（對於0．1uF電容）或供電電源（對於10uF電容）。

在電路板上加旁路或去耦電容，以及這些電容在板上的位置，對於數字和模擬設計來說都屬於常識。但有趣的是，其原因卻有所不同。

在模擬布線設計中，旁路電容通常用於旁路電源上的高頻信號，如果不加旁路電容，這些高頻信號可能通過電源引腳進入敏感的模擬晶片。一般來說，這些高頻信號的頻率超出模擬器件抑制高頻信號的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號路徑上引入噪聲，更嚴重的情況甚至會引起振動。

在模擬和數字PCB設計中，旁路或去耦電容（0．1uF）應儘量靠近器件放置。供電電源去耦電容（10uF）應放置在電路板的電源線入口處。所有情況下，這些電容的引腳都應較短。

在圖2此電路板上，使用不同的路線來布電源線和地線，由於這種不恰當的配合，電路板的電子元器件和線路受電磁幹擾的可能性比較大。

在圖3此單面板中，到電路板上器件的電源線和地線彼此靠近。此電路板中電源線和地線的配合比圖2中恰當。電路板中電子元器件和線路受電磁幹擾（EMI）的可能性降低了679／12．8倍或約54倍。對於控制器和處理器這樣的數字器件，同樣需要去耦電容，但原因不同。這些電容的一個功能是用作「微型」電荷庫。

在數字電路中，執行門狀態的切換通常需要很大的電流。由於開關時晶片上產生開關瞬態電流並流經電路板，有額外的「備用」電荷是有利的。如果執行開關動作時沒有足夠的電荷，會造成電源電壓發生很大變化。電壓變化太大，會導致數位訊號電平進入不確定狀態，並很可能引起數字器件中的狀態機錯誤運行。

流經電路板走線的開關電流將引起電壓發生變化，電路板走線存在寄生電感，可採用如下公式計算電壓的變化：V ＝ LdI／dt。其中：V ＝ 電壓的變化，L ＝ 電路板走線感抗，dI ＝ 流經走線的電流變化，dt ＝電流變化的時間。因此，基於多種原因，在供電電源處或有源器件的電源引腳處施加旁路（或去耦）電容是較好的做法。

電源線和地線的位置良好配合，可以降低電磁幹擾的可能性。如果電源線和地線配合不當，會設計出系統環路，並很可能會產生噪聲。電源線和地線配合不當的PCB設計示例如圖2所示，此電路板上，設計出的環路面積為697cm?。採用圖3所示的方法，電路板上或電路板外的輻射噪聲在環路中感應電壓的可能性可大為降低。

電路板布線的基本知識既適用於模擬電路，也適用於數字電路。一個基本的經驗準則是使用不間斷的地平面，這一常識降低了數字電路中的dI／dt（電流隨時間的變化）效應，這一效應會改變地的電勢並會使噪聲進入模擬電路。

數字和模擬電路的布線技巧基本相同，但有一點除外。對於模擬電路，還有另外一點需要注意，就是要將數位訊號線和地平面中的迴路儘量遠離模擬電路。這一點可以通過如下做法來實現：將模擬地平面單獨連接到系統的連接端，或者將模擬電路放置在電路板的最遠端，也就是線路的末端。這樣做是為了保持信號路徑所受到的外部幹擾最小。對於數字電路就不需要這樣做，數字電路可容忍地平面上的大量噪聲，而不會出現問題。
      （責任編輯：fqj）

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴