1 引言
本文引用地址：http://www.eepw.com.cn/article/161933.htm集成電路是採用半導體製作工藝，在一塊較小的單晶矽片上製作上許多電晶體及電阻器、電容器等元器件，並按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。一個典型的數字鎖相環結構如圖1 所示，數控振蕩器DCO（Digital-Controlled Oscillator）是其中最關鍵和核心的部分。數控振蕩器DCO 輸出了可變頻率的振蕩波形，決定了整個鎖相環的噪聲性能和功耗。數字時間轉換器從原理上可分為協議轉換器、接口轉換器兩大類。從應用上又可以分光纖轉換器、光電轉換器、視頻轉換器等等。例如視頻轉換器就是一種連接電腦和電視的設備，它可以把電腦上的內容轉換並顯示在電視機上，讓人們可以在電視上學電腦，上網，玩遊戲，做商業演示，看股票等等。
凡是有能力進行信號處理的裝置都可以稱為濾波器。在近代電信裝備和各類控制系統中，濾波器應用極為廣泛；在所有的電子部件中，使用最多，技術最複雜要算濾波器了。濾波器的優劣直接決定產品的優劣，所以，對濾波器的研究和生產歷來為各國所重視。（Digital LoopFilter）代替了模擬環形濾波器來控制DCO，由與參考時鐘的相位差來控制DCO 輸出或高或低的振蕩頻率，輸出振蕩信號由負反饋送到數字時間轉換器，使相位差減小，最終讓輸出信號頻率與參考時鐘頻率一致，即達到相位鎖定。整個DCO 因此不再需要含有電容或電感，同時也減少漏電流和電源噪音的問題。
圖1 數字鎖相環的基本結構
2 電路結構和原理
數控振蕩器有多種實現結構，本文設計了一種完全採用靜態CMOS 邏輯電路的DCO結構，該DCO基於由CMOS 反相器構成的環形振蕩器，其電路結構如圖2 所示。
圖2 電路結構圖
如圖2 所示，每一級環形振蕩器均是5 個CMOS反相器串聯，並構成閉環負反饋迴路，每個反相器的輸出也與下一級環形振蕩器對應的反相器輸出相連。根據巴克豪森準則：振蕩器要產生振蕩，那麼環路增益必須大於等於一且總相移有360°。因此環路中進行反相的次數必須是奇數，三個以上的奇數個CMOS 反相器串聯閉環迴路，在一個微小的激勵下都能夠產生振蕩。單級環形振蕩器的振蕩頻率由反相器個數和其本徵延遲決定，用n 表示反相器個數，tr 表示反相器上升沿延遲，tf 表示反相器下降沿延遲，頻率可以用下式表示為：
反相器下降延遲t f 和上升延遲t r 根據下列公式定義，式中Rn、Rp 分別為圖2（b）中反相器PMOS管M0、M1 和NMOS 管M2、M3 的等效電阻，Cout 為反相器輸出電容。
設置電路中所有MOSFET的溝道長度都為90nm工藝設計規範的默認值0.1 μ m。因為在常溫下N 溝道中的電子遷移率大約是P 溝道中的空穴遷移率的2~3 倍，因此設置PMOS 管的寬度Wp 是NMOS 管寬度Wn 的2 倍，使反相器中NMOS 管和PMOS 管的等效電阻近似相等，即Rn=Rp，也就使tr=tf。
下降延遲t r 和上升延遲t f 相等可以讓環形振蕩器產生對稱性比較好的波形，提高振蕩器的抗噪聲性能。
每一級的5 個CMOS 反相器由一個高電平有效的輸入信號控制，同時打開或者關閉，讓DCO 中的環形振蕩器逐級打開或者逐級關閉。當打開的環形振蕩器級數越多，電路中的振蕩電流越強，電路輸出的振蕩頻率就越快。反之，當打開的環形振蕩器級數越少，電路中的振蕩電流減弱，但因為整個DCO中的環形振蕩器總級數是一定的，因此整個DCO 中的等效電容並沒有減少，所以輸出的振蕩頻率就會下降。因此，該數控振蕩器是通過控制打開的環形振蕩器級數，數位化地控制振蕩頻率，在DPLL中需要一個前置的數字環形濾波器提供輸入信號，控制各級振蕩器的打開或關閉。
當所有環形振蕩器都打開時，無論該DCO 中總共有多少級環形振蕩器，DCO 輸出的振蕩波形的最大頻率fmax 都為式（1）表示的單個環形振蕩器振蕩頻率。輸出的最小頻率fmin 也就是當只有一級環形振蕩器打開時的DCO 輸出頻率。由此分析，DCO 的增益可以如下式表示，式中N 為電路中總的環形振蕩器級數：
由上述分析可見，當該DCO 中具有的總的環形振蕩器級數越多，可以輸出的fmin 越小，KDCO 也越小，也就是每一級環形振蕩器開關，它是最常見的電子元件，功能就是電路的接通和斷開。接通則電流可以通過，反之電流無法通過。在各種電子設備、家用電器中都可以見到開關。
所控制的頻率增減也越小，振蕩器線性度也就越好。