每一次科技的進步，都少不了晶片支撐。更準確的說，是晶片的多核設計以及半導體工藝的進步，讓晶片在1986年後性能不斷提升同時功耗不斷降低。但2015年之後，晶片性能的提升越來越難，關於摩爾定律放緩的討論也越來越多。而以數據為中心的時代正在到來，數據中心和AI對晶片的要求越來越高。
此時，先進封裝技術受到了越來越多的關注，並被寄希望於滿足數據中心和AI的需求，這是為什麼？
為什麼先進封裝技術受到關注？
在很長一段時間內，晶片性能的提升和功耗的降低在很大程度上得益於工藝製成的進步，然而，從16nm到7nm，晶片製造的成本在大幅提高。但以數據中心和AI為代表的應用對晶片算力、功耗、內存帶寬都有更高的要求，無論是哪種類型的晶片，實現每瓦更高性能以及更低成本都至關重要。
巨大的需求刺激業界尋求解決方案，2011年，晶圓代工廠臺積電毫無預兆的宣布要進軍封裝領域，其封裝技術涵蓋2D和3D，既有面向手機的，也有面向AI、伺服器和網絡。
臺積電是繼續投入先進位造工藝的同時進軍先進封裝技術。另一大晶圓代工廠格羅方德（GF）則在去年突然宣布停止7nm工藝所有的後續工作，不過他們也看到了先進封裝技術未來將發揮的作用。
GF的平臺首席技術專家John Pellerin在一份聲明中表示，在大數據和認知計算時代，先進的封裝技術正在發揮比以往更大的作用。人工智慧的發展對高能效，高吞吐量互連的需求，正在通過先進的封裝技術的加速發展來滿足。
不過，提到先進封裝技術，就無法忽視英特爾。與臺積電和GF專注於提供晶圓代工服務不同，英特爾是垂直集成的IDM廠商，可以實現從電晶體再到整體系統層面的集成，在封裝技術方面自然有其特有的優勢。
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi
英特爾公司集團副總裁兼封裝測試技術開發部門總經理Babak Sabi接受採訪時表示，先進封裝技術是迎合多元化計算時代需求，通過2D、3D封裝技術，可以進一步提升晶片的性能並降低功耗。
英特爾院士兼技術開發部聯合總監Ravi Mahajan
英特爾院士兼技術開發部聯合總監Ravi Mahajan對雷鋒網表示，先進封裝技術的推動力很多，但總體而言，AI和大數據是所有驅動力中最重要的兩個。至於先進的3D封裝技術會在什麼場景應用，還需要做各方面的平衡，但3D封裝技術絕對不會限制於AI和大數據。
先進封裝技術如何滿足更高性能需求？
晶片的封裝是在晶片生產中不可缺少一道工序，作為處理器和主板之間的物理接口，封裝為晶片和電信號和電源提供了著陸區，當然也起到固定、密封、保護晶片等作用。過去，為了能夠提升晶片性能並縮小晶片的體積，需要藉助先進的半導體製程，把更多的功能集成封裝到一塊晶片上，形成SoC。但隨著晶片功能的增加和體積的增大，晶片設計、測試以及製造的難度陡然增加，這不僅增加了成本還會拖累產品的上市速度。
此時，從封裝的角度，可以在水平（2D）層面集成更多晶片實現性能的提升，不過這仍舊不能滿足市場的需求，3D封裝的概念被提出。
2018年12月，英特爾首次對外展示了邏輯晶片的3D堆疊封裝方案——Foveros，可以在水平布置的晶片上垂直堆疊更多面積更小、功能更簡單的小晶片，提升功能和性能。特別值得一提的是，Foveros技術可以直接將不同IP、不同工藝的晶片封裝在一起，省去漫長的重新設計、測試機流片的過程，大幅度降低成本並加速產品上市。
Ravi Mahajan指出，整個業界都在不斷的去推動先進多晶片封裝（MCP）架構的發展，更好的滿足高帶寬、低功耗的需求。具體微縮的方向有三種：一種是用於堆疊裸片的高密度垂直互連，它可以幫助我們大幅度的提高帶寬，同時也可以實現高密度的裸片疊加。第二種是全局的橫向互連。在未來隨著小晶片使用的會越來越普及，我們也希望在小晶片集成當中保證更高的帶寬。第三個是全方位互連，通過全方位互連可以實現我們之前所無法達到的3D堆疊帶來的性能。
為了構建高密度MCP，需要一些關鍵的基礎技術解決帶寬、功耗以及I/O的問題。英特爾除了Foveros技術之外，還擁有EMIB、Co-EMIB、ODI、MDIO技術。
EMIB（嵌入式多管芯互連橋）是用一小塊矽在MCP中的兩個管芯的相鄰邊緣之間提供自由的互連性，2D封裝和Foveros 3D封裝技術利用高密度的互連技術，實現高帶寬、低功耗，並實現很有競爭力的I/O密度。
新的Co-EMIB技術則能夠讓兩個或多個Foveros元件互連，基本達到單晶片性能，還能以非常高的帶寬和非常低的功耗連接模擬器、內存和其他模塊。
為了進一步提高水平與垂直堆疊的靈活性，ODI（全方位互連技術）非常重要。它存在於基板與晶片之間，ODI利用大的垂直通孔直接從封裝基板向頂部裸片供電，這種大通孔比傳統的矽通孔大得多，其電阻更低，因而可提供更穩定的電力傳輸，同時通過堆疊實現更高帶寬和更低時延。同時，這種方法減少了基底晶片中所需的矽通孔數量，為有源電晶體釋放了更多的面積，並優化了裸片的尺寸。
基於ODI，頂部晶片可以像EMIB技術下一樣與其他小晶片進行水平通信，同時還可以像Foveros技術下一樣，通過矽通孔（TSV）與下面的底部裸片進行垂直通信。據雷鋒網(公眾號：雷鋒網)了解，ODI技術分為兩種，分別對應單晶片和多晶片的互連。
更進一步，英特爾提出的MDIO是一種性能更好的晶片到晶片之間的接口（針腳）技術。相對於之前英特爾所使用的AIB（高級接口總線）技術，MDIO能夠在更小的連接面積內實現更高的數據帶寬。
需要指出的是，這些不同的技術針對不同的應用需求，但並非互斥，甚至可以有針對性地組合使用。
未來，英特爾還會繼續在三個微縮方向擴展每立方毫米上的功能並實現類似於單晶片的性能，理想情況下，一個多晶片封裝的性能會儘可能接近單晶片，同時可以降低功耗。Babak Sabi指出，相對單純的提升工藝製程，提升封裝技術的成本更低，但不會與製程節點進行對比。
3D封裝技術普及的關鍵問題
不過，Babak Sabi也指出了使用3D封裝技術的兩個條件。第一個，如果在系統層面有各種約束條件或者限制，就可以選擇3D封裝。第二，現有架構特別適合使用3D封裝。這兩個條件是選擇3D先進封裝一個重要的先決條件。如果不能滿足這兩個條件，直接用2D或者是2.5D就可以。
除了實現更好性能和帶寬，3D封裝技術也能實現更好的異構系統，這是否意味著3D封裝能更好地滿足大數據和AI的定製化需求？Ravi Mahajan 表示，通過我們3D封裝技術可以滿足不同架構的需求，同時我們也有不同的3D「積木塊」，可以滿足不同架構的堆疊需求。
Babak Sabi補充表示，如果要通過3D封裝技術去開發一個產品，必須要對頂層和底層裸片都要進行精準調優，同時還有很多其他因素需要考慮到，整個過程非常複雜。因為定製化本身就是比較複雜的，選擇3D封裝的時候，要把多個小晶片當成同一個矽片來進行統一設計。定製晶片2D或者是2.5D是一個更好的封裝方案。
當然，3D封裝技術要商用還必須解決散熱、串擾、應力、良率等問題。
晶片的垂直堆疊無法避免地會帶來散熱問題。對此，Ravi Mahajan表示，英特爾擁有技術可以更好的減少在底部裸片上的熱區和熱點，也可以通過單片分割技術更好地解決散熱問題。還可以採取一套解決方案，進一步減少從底部裸片到上部裸片的熱傳導，改善熱屬性。
Babak Sabi指出，很多時候無限堆疊是沒有必要的，比如高帶寬內存（HBM），目前的方案是4層堆疊，技術上可以做到8層堆疊，但再往堆疊晶片就會變得過熱，並且也沒有好的方法來冷卻。
堆疊不僅會帶來散熱問題，還會帶來串擾問題。針對這個問題，一方面裸片之間的互聯引線間距變小可以讓信號傳輸更快，中間串擾更少。也可以採用全新的布線方法來減少串擾，還能夠通過電介質堆棧的設計進一步減少兩者之間信號傳導的損耗。Ravi Mahajan說，不是說越來越多的小晶片堆疊就一定會帶來幹擾，晶片設計做得正確的話，也就是說採用正確的分割方法，可以避免串擾問題。
對於3D封裝晶片的應力問題，Ravi Mahajan表示，矽片之間的應力會對性能以及電信號的傳導產生影響，現在英特爾內部已經完成了模型的建立，幫助我們更好的通過設計工具來解決壓力以及整個應力問題。除此之外通過布線和材料的選擇，以及整體溫度的控制我們也可以更好的對應力進行理解以及控制。
測試以及良率也是關鍵問題，Babak Sabi表示，Foveros的製作過程比MCP增加了很多工藝流程，測試的步驟和複雜度也進一步增加，可能會損失一些良率，在如此複雜的環境下，我們依舊保持非常高的良率，這其中就包括在前端設計時用很多規則。我們的目標是保證Foveros的良率跟MCP一致。
目前，英特爾公布的使用Foveros封裝技術的首款產品代號為Lake Field，但內部還正在探尋未來產品的具體應用，但是現在還沒有對外公布。
但為什麼英特爾沒有和AMD一樣用先進封裝技術去「拆解」CPU？Ravi Mahajan稱，這取決於廠商有什麼樣的IP，同構或異構計算，取決於擁有的IP。但是不管選擇哪一套方法，終極目標是一致的，就是更高的性能以及更低的成本。
至於未來3D封裝技術的未來發展，最重要的還是取決於整個應用場景的需求是什麼，也取決於用戶如何做晶片的設計和規劃。3D封裝技術帶來最大優勢就是讓單個晶片尺寸更小，同時為整個SoC內部帶來更高帶寬，低延遲高性的總體優勢。
雷鋒網小結
封裝技術作為晶片製造過程中的最後一個環節，看似不起眼，但隨著半導體製程帶來的性能提升減小以及成本的增加，同時，以大數據和AI為代表的應用對高性能、低功耗大帶寬需求的增加，先進封裝技術變得越來越受關注。
英特爾作為IDM廠商，在以數據為中心的新時代，提出了製程和封裝、架構、內存和存儲、互連、安全、軟體這六大技術支柱，封裝作為其中關鍵的基礎，通過繼續在三個微縮方向擴展，可以與其他技術支柱協同優化，實現更好的性能、功耗和安全性，能更快速提供更有競爭力的產品。
最後，附上英特爾先進封裝技術解析會的簡短視頻幫助大家更直觀地理解英特爾的先進封裝技術：
相關文章：
英特爾FPGA的中國棋局與「萬人計劃」
英特爾稱10納米Ice Lake處理器第二季度已開始出貨
雷鋒網原創文章，未經授權禁止轉載。詳情見轉載須知。