第一屆海滄集成電路先進封裝技術培訓班培訓方案

隨著半導體產業的持續發展，摩爾定律不再能夠完全描述集成電路的前進腳步，原有特徵尺寸的等比例縮小的原則在未來的集成電路開發中不再完全適用，即便是在資本支出不斷增加的背景下，集成電路的性能提升仍然變得愈加緩慢。作為集成電路產業中不可或缺的後道工序，封裝技術越發重要，密切關係到系統的有效連結以及微電子產品的質量和競爭力。先進封裝技術的研發成為持續推進半導體產品性能提升和功耗降低的關鍵因素，把不同工藝節點及工藝技術的不同IC集成到一個SoC或SiP上成為推動整個半導體產業持續發展的關鍵路徑之一。

為貫徹落實《國家集成電路產業發展推進綱要》，助推工業和信息化部「軟體和集成電路人才培養計劃」的實施，培養一批掌握核心關鍵技術、處於世界前沿水平的中青年專家和技術骨幹，以高層次人才隊伍建設推動共性、關鍵性、基礎性核心領域的整體突破，促進我國集成電路產業持續快速發展，特舉辦廈門海滄第一屆「集成電路先進封裝技術Advanced IC Packaging Technology Training Course專題培訓班」，此次精心設計的培訓課程方案將涉及先進的封裝和集成技術解決方案，介紹半導體封裝技術發展歷史、現狀和發展趨勢，深入講解Flip Chip、MEMS、WLP、Bumping、FOWLP、TSV、Silicon Interposer、3D WLCSP、3D IC封裝技術；講解高性能的封裝設計知識，包括如何有效地進行封裝設計的電性能SI/PI評估與仿真分析、如何進行封裝系統的熱分析與熱管理、量產封裝的可靠性設計與實效分析、晶片-封裝-系統的協同設計以及射頻數模混合SiP封裝設計等。通過對這些技術問題的深入討論與適用技能培訓，將有助於集成電路設計人員、封裝工程師、設備和材料工程師更好地制定產品研發、需求定義、產品規格以及發展路線，並將促進中國集成電路與半導體產業生態圈的同行之間更好地合作與交流。

培訓班結束後，參加培訓者可獲得「廈門大學國家集成電路產教融合平臺培訓證書」。   

一、主辦單位：

海滄IC設計公共技術服務平臺（海滄ICC）

廈門雲天半導體科技有限公司

二、指導單位：

廈門大學國家集成電路產教融合平臺

廈門半導體投資集團

三、培訓對象：

課程面向相關集成電路企業（包括晶片設計公司、晶圓IC代工廠、封裝和組裝廠、半導體設備以及原材料製造商）的高管、技術主管、項目主管、封裝設計工程師、晶片後端設計工程師、SI/PI仿真分析工程師、Thermal仿真分析工程師、業務經理等；科研機構的科研人員、相關專業學生以及 VC 投資者。

課程 PPT 為中英文，授課為中文。

四、講師介紹

講師1：於大全，2004年畢業於大連理工大學，獲學博士學位。2005-2007年，擔任德國夫豪恩霍夫微集成與可靠性研究所洪堡研究員，2007-2010年，任新加坡微電子研究所高級研發工程師，2010-2015年任中國科學院微電子研究所，研究員，博士生導師。2013-2014年，擔任華進半導體先導技術研發中心有限公司技術總監。2014年加入華天科技，任職天水華天科技集團CTO，封裝技術研究院院長，華天科技（崑山）電子有限公司副總經理。2019年任廈門雲天半導體科技有限公司總經理，廈門大學微電子學院特聘教授。擔任社會兼職有國家科技重大專項02專項總體組特聘專家，中國半導體行業協會MEMS分會副理事長，國家封測聯盟專家委員會委員，IEEE高級會員，全國半導體器件標準化技術委員會委員等。長期從事先進封裝技術研究，承擔了國家科技重大專項02專項項目、課題，發表論文160多篇, 申請國內外發明專利140項，授權發明專利40多項。研發的矽/玻璃通孔，晶圓級封裝，扇出型封裝技術取得了良好經濟效益和社會效益。

講師2：馬盛林，2012年7月畢業於北京大學，獲微電子學與固態電子學專業博士學位。2012年8月起在廈門大學機電工程系工作，2017年受聘為廈門大學副教授，2018受聘為博士生導師，2018年1月起至現在受聘為北京大學微米/納米加工技術國家級重點實驗室客座研究員。主要從事IC先進封裝（TSV、3D SIP、MEMS）、三維射頻微系統集成、植入電子微系統封裝等方向研究工作，承擔多項國家級重點課題任務，包括國防973項目、02國家科技重大專項、原總裝備部預研項目、裝備發展部預研項目、國家自然科學基金項目等；累計發表論文30餘篇（SCI/EI檢索）、申請發明專利20餘項，其中1項PCT專利，擁有2項美國發明專利和10餘項中國發明專利授權，4篇學術論文獲得國際學術會議最佳論文獎。

講師3：代文亮，蘇州芯禾電子科技有限公司創始人，擔任公司工程副總裁，同時擔任上海芯波電子科技有限公司總經理。2004年畢業於上海交通大學，獲工學博士學位，同年加入美國Cadence公司，參與組建Cadence上海全球研發中心，並擔任高級技術顧問；2010年離開Cadence創辦蘇州芯禾電子科技有限公司（Xpeedic），擔任工程副總裁，主要分管電子設計自動化EDA軟體開發、IPD射頻晶片設計和系統內封裝SiP產品的研發和設計服務。目前在電磁建模分析領域已獲得美國專利4項，中國專利6項，正在申請專利12項，在國際雜誌上已發表二十餘篇文章（其中8篇SCI收錄），同時擔任IEEE TMTT、 IEEE TAP、DAC等國際期刊和會議的常規審稿人，參與編寫《Cadence系統級封裝設計》、《Cadence高速電路設計》和《混合信號設計方法學指導》；在高速電路設計分析方面有較深的造詣，被工業和信息化部聘為國家信息技術緊缺人才培養工程專家(集成電路類)，代博士現擔任中國電子科技集團公司微系統客座首席專家，在IC China上被中國半導體行業協會遴選為2016年度「中國芯」十大風雲人物。

五、課程安排

培訓時間：

2019年9月28日~9月29日

培訓地點：

廈門市海滄區海滄大道567號，廈門中心E座14F

中滄工業區8號廠雲天半導體廠區（僅限設計公司學員參觀）

六、培訓費用

本次課程培訓費（含授課費、場地費、資料費、培訓期間午餐、證書），學員交通、食宿等費用自理（開課前將提供相關協議酒店信息供選擇）。

請於 2019 年 9月25 日前將課程培訓費匯至如下銀行帳號。

培訓費用：

海滄區企事業單位：每個單位兩個免費名額，超出的1000元/人

廈門市企事業單位：2000元/人

廈門市外企事業單位：3000元/人

教師/學生：免費（教材費100元/人）

戶       名：廈門海滄信息產業發展有限公司

開  戶 行： 興業銀行廈門海滄支行

帳      號： 1299 4010 0100 1536 21

七、報名方式：

1）郵件報名：

請各單位收到通知後，積極選派人員參加，此次培訓人數150人，報名截止日期為 2019 年9月20日。

請在此日期前將報名信息發送至廈門海滄IC設計公共技術服務平臺郵箱

Email: [e-mail]

八、 課程大綱

本期培訓班為期兩天，具體課程安排如下：

授課講師： 於大全   課程大綱1-7

授課講師： 馬盛林  課程大綱 8

授課講師： 代文亮   課程大綱9-13

1、Evolution of microsystem packaging technology(微系統封裝技術演變)

The development of semiconductor industry

Principle of semiconductor packaging technology

Interconnect technology: WB, FC, TSV

Traditional packaging and advanced packaging technology

The developing trend of packaging technology

2、Wafer level bumping and flip-chip technology (晶圓級凸點和倒裝互連技術)

Introduction of C4 technology

Bump type and materials

Wafer bumping process

Flip chip technology 

Flip chip manufacturing process

Developing trend

3、WLCSP(fan-in) technology(WLCSP(fan-in)封裝集成技術)

Market Overview

WLCSP Process

WLCSP applications

WLCSP for filters

Developing Trend

4、FOWLP package technology(FOWLP封裝集成技術)

Fan-in and Fan-out MEMS

Market Overview

Process of FOWLP

Info technology

New fan-out technologies 

Developing Trend

5、2.5D packaging technology(2.5D封裝集成技術)

Overview

TSV interposer structure

TSV interposer manufacturing process

Design, manufacture, assembly and test of a 2.5D package

CoWoS

Developing trend of 2.5D package

6、3D WLCSP using TSV(應用矽通孔技術的3D WLCSP封裝技術)

3D WLCSP Market Overview

3D WLCSP for CIS 

3D WLCSP for finger sensor

3D WLCSP using vertical TSVs

3D WLCSP developing Trend

7、TGV technology(玻璃通孔集成技術)

Advantages of glass substrate

TGV structure and process

2.5D packaging using TGV

Applications of TGV

Developing Trend

8、MEMS device and Package (MEMS器件與封裝)

MEMS Market Overview

Traditional MEMS technology

Inertial MEMS,MEMS pressure sensor,RF MEMS,switch and FBAR,MEMS microphone,etc.

Microfluidic device

Process principle, industrialization platform, application

Piezoelectric MEMS transducer

Principle, the state of art of AlN MEMS transducer, case study,

Developing Trend

new material and process platform, merging between fabrication and package,3D system in package,intelligent with software,etc.

9、S Parameter Analysis for 3D Modeling in Frequency Domain (3D封裝內的S參數模型分析技術)

S parameter overview

S parameter to TDR/Eye-diagram

De-embedding Method

Dk/Df Extraction

parameter Quality Check

10、Simulation Solution for On-Chip Passives in Advanced Nodes （先進工藝節點中無源器件的仿真解決方案）

Fast Modeling in Virtuoso Environment

Auto Via Defeaturing/Back Annotation

Advanced Node Process Variation

Export 3D RFIC Model to 3rd Tools

11、Fast IC-Package Co-simulation in RF IC Design （RF IC設計中晶片-封裝的快速協同仿真方案）

SIP Approach to Integrate Multiple Dies

IC-Package Modeling and Simulation

RF FEM in QFN Package

RF FEM in BGA Package

12、2.5D Silicon Interposer Design for HPC （高性能計算晶片中2.5D矽轉接板設計技術）

HBM Structure Overview

SGS (Signal-Ground-Signal) Design

CPG (Co-Planar Ground) Design

Die-Package Channel with TSV

Transient/Statistical Simulation

13.  Automated fast PDK model generation （自動化的PDK創建技術）

Passive Component Templates

Physics-based Scalable Model

ANN-based Synthesis Flow

Foundry Certified EM simulator

*此內容為集微網原創，著作權歸集微網所有。未經集微網書面授權，不得以任何方式加以使用，包括轉載、摘編、複製或建立鏡像。