FPGA設計開發軟體Quartus II的使用技巧之: 典型實例-LogicLock...

2020-12-11 電子產品世界

本文引用地址：http://www.eepw.com.cn/article/201706/348821.htm

5.11.1實例的內容及目標

1．實例的主要內容

本節旨在通過Quartus軟體自帶的工程實例——「lockmult」來熟悉AlteraQuartusII邏輯鎖定功能LogicLock的使用方法。在本節中，將主要講解下面知識點。

·QuartusII約束設計。

·QuartusII時序分析。

·QuartusII邏輯鎖定。

通過這些知識點，按照下面提供的訓練流程，讀者可以迅速地掌握使用QuartusII軟體邏輯鎖定功能的使用方法。

2．實例目標

通過詳細的流程講解，讀者應達到下面的目標。

·熟悉QuartusII時序分析報告的查看。

·熟悉SignalTapII邏輯鎖定的方法。

5.11.2實例詳解

本實例將使用圖解的方式將整個流程一步一步展現給讀者，使讀者能夠輕鬆掌握開發的流程。

5.11.2.1打開工程文件

本實例以流水線乘法器為例，介紹邏輯鎖定技術及相關的優化控制的基本用法。

打開位於路徑C:\altera\qdesigns50\logiclock\lockmult中的工程lockmult.qpf。這就是乘法器實例的頂層設計，其原理如圖5.72所示，圖中的4個元件pipmult是相同的。

圖5.72乘法器頂層原理圖

pipemult的電路原理圖如圖5.73所示。它是由一個8位流水線乘法器和一個16位雙口RAM構成。

圖5.73pipemult內部電路原理圖

選擇目標器件為EP20K100EQC208-1。

5.11.2.2設置時序約束

在編譯前設定時鐘約束。在「Assignments」菜單中選擇「Settings」選項。然後在「Settings」窗口的「Category」欄選擇「TimingRequirementsOptions」頁面。

為「ClockSettings」下的「Defaultrequiredfmax」輸入150並選擇MHz，如圖5.74所示，單擊「OK」按鈕，關閉窗口。

編譯結束後，可在編譯信息欄中看到最高時鐘頻率不能達到原設定的150MHz的要求（如圖5.75所示）。打開「Processing」菜單中的「Complicationreport」窗口，單擊「TimingAnalyzer」可以在ClockSetup中看到哪些信號頻率達不到要求。

1．建立底層模塊工程

新建底層模塊工程，在本實例中已經建立好底層模塊工程，打開「典型實例10」目錄下的lockmult.qpf工程，如圖5.76所示，可以看到乘法器的底層模塊。

圖5.74設計要求最高時鐘頻率

圖5.75編譯結果信息提示

圖5.76底層模塊

指定設備：EP20K100EQC208-1，編譯工程。

2．打開LogicLock窗口

使用快捷鍵「Alt＋L」或者選擇「Assignment」/「LogicLockRegionsWindow」，打開LogicLock窗口，如圖5.77所示。

圖5.77LogicLock窗口

3．新建LogicLock區域

右鍵選擇「Root_region」項並選擇「new」，新建區域並將名稱取為lock_mult，如圖5.78所示。

圖5.78新建LogicLock區域

4．加入工程到LogicLock區域

右鍵選擇新建的「lock_mult」項，打開屬性窗口。將左側的工程層次欄中的pipemult模塊拖入，拖入後會出現pipemult的標誌，如圖5.79所示。

圖5.79拖入pipemult模塊

5．編譯工程

對包含底層模塊的LogicLock工程進行第一次編譯。

6．反標

回到主界面打開剛才的lock_mult屬性窗口。單擊「Back-AnnotateContents」按鈕。反標約束信息，選擇反標輸出路徑，如圖5.80所示。

成功反標後會在對話框中出現如圖5.81所示信息。

圖5.80輸出反標信息 圖5.81輸出反標信息結果

7．導出assignment信息

選擇「Assignment」/「ExportAssignment」選項，如圖5.82所示，導出約束信息。

8．打開乘法器頂層設計文件工程topmult

使用QuartasII軟體打開另一個工程——乘法器工程topmult

9．替換底層模塊設計文件

選擇「project」/「Add/RemoveFilesinProject」選項，如圖5.83所示。

圖5.82輸出Assignment信息 圖5.83添加刪除文件菜單

將原來的底層模塊文件刪除，使用剛創建的反標信息代替，如圖5.84所示。

10．指定底層模塊Assignment文件

回到主界面，單擊左側圖標，展開topmult，可以看到如圖5.85所示工程層次目錄。

圖5.84添加反標文件.vqm 圖5.85工程層次目錄

右鍵選擇底層模塊「pipemult:inst1」，選擇「Locate」/「LocateinAssignmentEditor」選項，如圖5.86所示。

選擇「ImportFileName」，如圖5.87。

圖5.86Locate菜單 圖5.87importfile窗口

選擇pipemult.qsf文件，也就是剛才所選擇輸出設置信息，如圖5.88所示。

依次對每一個底層模塊重複這個步驟。

11．導入Assignment文件

選擇「Assignment」/「ImportAssignment」，輸入剛才輸出的設置文件。

12．再次編譯工程

編譯整體工程，可以發現時鐘頻率符合要求，如圖5.89所示。

圖5.89時序分析報告

相關焦點

  • FPGA設計開發軟體Quartus II的使用技巧之: 典型實例-SignalTap II...
    5.10.1實例的內容及目標1．實例的主要內容本節旨在通過給定的工程實例——「正弦波發生器」來熟悉AlteraQuartusII高級調試功能SignalTapII和IntentMemoryContentEditor的使用方法。
  • quartus ii使用教程_quartus ii安裝教程
    打開APP quartus ii使用教程_quartus ii安裝教程 網絡整理 發表於 2020-12-18 15:25:42
  • Quartus II和Nios II使用時遇到的錯誤及解決方法總結
    通過修改bsp的配置即可,Bsp右擊-nios ii –bspeditor 取消選中所有選項即可。精簡代碼後，quartus 編譯不再報錯。問題4：Quartus iiError (170040): Can't place all RAM cells in design Error: Peakvirtual memory: 882 megabytes原因 ram資源不夠。
  • FPGA設計開發軟體Quartus II的使用技巧之:Quartus II軟體基礎介紹
    QuartusII設計軟體是Altera提供的完整的多平臺設計環境，能夠直接滿足特定設計需要，為可編程晶片系統（SOPC）提供全面的設計環境。QuartusII軟體含有FPGA和CPLD設計所有階段的解決方案。
  • FPGA設計開發軟體Quartus II的使用技巧之: 創建工程設計文件
    建立工程後，可以使用「Assignments」菜單的「Settings」對話框中的「Add/Remove」頁，在工程中添加和刪除設計和其他文件。在執行QuartusIIAnalysisSynthesis期間，QuartusII軟體將按「Add/Remove」頁中顯示的順序處理文件。
  • 使用Quartus II開發軟體
    Altera公司的PLD(可編程邏輯)開發軟體平臺工具Quartus II 能幫助工程人員提高效能，它是如何實現的呢？概括起來說就是 Quartus II的T.I.P.S.方法。Altera 的 Quartus II 軟體針對 65nm 和以前的設計繼續提供標準時序分析器。　　Altera建議在180nm、90nm和65nm工藝節點上都使用 TimeQuest 時序分析器。此外，還建議所有移植到65nm器件上的設計都使用TimeQuest時序分析器。
  • FPGA設計開發軟體Quartus II的使用技巧之: 約束及配置工程
    設計好工程文件後，首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬於較為高級的應用，通過時序約束可以使工程設計文件的綜合更加優化。下面對這幾種約束方式進行介紹。按照用戶的設計需求進行管腳定義，然後再編譯整個工程文件，即可進行下載。
  • 在FPGA設計中使用Precision RTL 綜合實例
    下面我們用幾種不同的方法來完成FIR濾波器設計，並進行比較。FIR 濾波器的係數為{11，-69， -51， 61， 85， -72， -198， -37， 234，72，-631，-922，594，4185，8139，9871，8139，4185，594，-922，-631，72，234，-37，-198，-72，85，61，-51，-69，11}。
  • 利用FPGA實現外設通信接口之: 典型實例-USB 2.0接口的設計與實現
    本文引用地址：http://www.eepw.com.cn/article/201706/348803.htm10.7典型實例17：USB2.0接口的設計與實現10.7.1實例的內容及目標1．實例的主要內容本節旨在設計實現了FPGA
  • 用matlab來實現fpga功能的設計
    首先，DSP開發人員不熟悉硬體設計，尤其是FPGA。他們使用Matlab驗證算法，運用Ｃ語言或彙編語言編程，通常不會使用硬體描述語言（ＶＨＤＬ或Ｖｅｒｉｌｏｇ）實現數字設計。其次，雖然ＶＨＤＬ語言也提供了許多高層次的語言抽象，但是基於並行硬體系統的ＶＨＤＬ程序設計與基於微處理器的串行程序設計有很大的不同。
  • 基於FPGA的m序列信號發生器設計
    m序列一旦反饋多項式及移位寄存器初值給定，則就是可以預先確定並且可以重複實現的序列，該特點使得m序列在數據白噪化、去白噪化、數據傳輸加密、解密等通信、控制領域使用廣泛。因此，深入學習研究m序列具有重要的實際意義。
  • 組態軟體開發流程詳解_組態軟體的設計實例
    組態軟體是指一些數據採集與過程控制的專用軟體，它們是在自動控制系統監控層一級的軟體平臺和開發環境，使用靈活的組態方式，為用戶提供快速構建工業自動控制系統監控功能的、通用層次的軟體工具。組態軟體應該能支持各種工控設備和常見的通信協議，並且通常應提供分布式數據管理和網絡功能。
  • 零基礎學FPGA(十五)Testbenth 很重要,前仿真全過程筆記(上篇)
    因此，小墨同學在這裡說，testbench很重要，做好了仿真，可以為我們節約大量的開發時間。本文引用地址：http://www.eepw.com.cn/article/270154.htm　　下面我們開始吧~　　一、什麼是testbench?
  • 應用PlanAhead工具提高設計效率
    此外，這可能還意味著較低的fpga利用率，甚至錯過產品面市機會。 planahead 工具 越來越多的客戶在賽靈思 planahead 設計分析工具提供的層次化設計方法學中找到解決方案。planahead 軟體為 fpga 設計流程增加了可視性和可控性。通過解決物理方面（介於邏輯綜合和實現工藝之間）的問題，可在設計結果中實現性能的提高。
  • 電路開發設計使用的軟體匯總
    電路開發設計需要學習的軟體有哪些？電路設計軟體指的是電路圖繪製、優化、測試、仿真類軟體。
  • Altera FPGA/CPLD設計 基礎篇+高級篇(附隨書光碟)
    1．3　FPGA/CPLD的設計流程　101．4　FPGA/CPLD的常用開發工具　141．5　下一代可編程邏輯設計技術展望　181．5．1　下一代可編程邏輯器件硬體上的四大發展趨勢　181．5．2　下一代EDA軟體設計方法發展趨勢　241．6　小結　271．7　問題與思考　28第2章　Altera
  • 使用Quartus II提高可編程邏輯設計效能的T.I.P.S
    Altera 的 Quartus® II 軟體針對 65nm 和以前的設計繼續提供標準時序分析器。 誰應該使用TimeQuest時序分析器 　　Altera建議在180nm、90nm和65nm工藝節點上所有新的Altera® 設計都使用 TimeQuest 時序分析器。
  • FPGA開發全攻略——綜合揭秘XST的11個技巧
    其實常用的Period、Offest等約束和UCF的語法是一模一樣的，可以直接使用在XCF中。給設計添加XCF 約束的方法是Synthesize - XST --> 右鍵 --> Synthesis Constraint File = 指定路徑技巧4、特別注意之二：仔細察看綜合報告中的Warning。
  • 實例集錦與提高技巧，助你高效學習LabVIEW
    ，就像學習面向對象設計與開發的經典必讀中文書籍。1）理解數據流編程核心概念；2）能夠較為熟練地使用LabVIEW存在的編程結構和數據類型；3）在實踐工程編程應用中，能夠使用通用設計技巧和狀態機模式；4）設計軟體分塊能力，具備初等的編程模塊思維，熟練掌握子VI的應用；5）掌握創建波形圖標、波形圖和按鍵的用戶界面6）掌握不同的編輯和調試技術；7）掌握初級的文件保存數據讀寫技術
  • Xilinx FPGA/Zynq設計中使用HLS實現OpenCV的開發流程
    Xilinx VivadoHLS高層次綜合工具能夠使用C/C++ 編寫的代碼直接創建RTL硬體，顯著提高設計生產力，同時，Xilinx Zynq全可編程SoC系列器件嵌入雙核ARM Cortex-A9處理器將軟體可編程能力與FPGA的硬體可編程能力實現完美結合，以低功耗和低成本等系統優勢實現單晶片高的系統性能、靈活性、可擴展性，加速圖形處理產品設計上市時間。