冗餘時鐘的平滑時鐘切換——電子設計

2020-12-23 電子產品世界

　　摘要：

本文引用地址：http://www.eepw.com.cn/article/271856.htm

　　檢測到時鐘丟失時平滑切換到冗餘時鐘源有助於避免系統運行中斷。

　　正文：

　　當今許多數據通信、網絡和計算機系統都需要實現時鐘冗餘。組件或板級故障甚至簡單的定期系統維護等引起的任何中斷都不應造成系統運行中斷。因此，為整個電路工作提供時序的系統時鐘必須避免因任何異常情況而中斷。帶冗餘的理想時鐘發生器也必須能在檢測到時鐘錯誤或丟失的情況下從母時鐘源平滑切換到子時鐘源或晶振。

　　以下給出幾類常用的冗餘時鐘方案，其中包括：

　　動態時鐘切換：根據這種方案，系統在檢測到母時鐘源丟失或錯誤的情況下可自動切換到子時鐘源。這種架構必須配備基於VCO的PLL。動態時鐘切換要求：(1)具備錯誤或丟失參考時鐘檢測器，以及(2)要求電路能順利無誤地切換到子時鐘源。

　　基於DCXO的時鐘切換：根據這種方案，數控晶體振蕩器(DCXO)可在母參考時鐘源存在或丟失時提供時鐘源。在存在參考時鐘的情況下，DCXO會保持對參考時鐘的PLL鎖定。而在參考時鐘丟失的情況下，DCXO則會通過保持參考時鐘的最後相位和頻率狀態來提供時鐘。

　　動態時鐘切換與基於DCXO的時鐘切換的對比

　　基於PLL的動態時鐘切換是一種切實可行的時鐘切換方式，這種操作方式可實現時鐘之間的平滑切換。在時鐘切換期內，會有單位周期相位校正(PCC)填入(或消除)母參考時鐘和子參考時鐘之間的相位差。母時鐘源和子時鐘源之間可能存在較大的相位誤差，這會造成在切換時間不夠長的情況下輸出時鐘出現較大相位衝突。基於PLL的器件應能夠通過延長切換時間讓單位周期相位校正(PCC)保持較小值，進而最大限度地減少相位衝突。PCC值的選擇必須足夠小，使其在切換期內不會對下遊PLL或同步系統的設置/保持時間造成不利影響。

　　基於DCXO的時鐘切換方案採用可牽引晶振鎖相到參考時鐘。DCXO在母時鐘故障的情況下可保存參考時鐘最後的頻率和相位信息，從而有助於完成持續無誤的操作。當參考時鐘恢復時，DXCO能夠自動與該時鐘重新實現同步。基於DXCO的時鐘切換相對於動態時鐘切換而言可能具有一定的優勢，但同時也存在自身的不足：

　　1. 需要外部可牽引晶振。這種類型的晶振通常尺寸較大，需佔用更多PCB面積;

　　2. 由於晶振牽引範圍有限，因此頻率鎖定範圍也有限。這就導致基於DXCO的標準器件的最大頻率變化限制為+/- 200PPM左右;

　　3. 速度太慢。DCXO PLL響應性使參考切換時間僅局限於數百毫秒(ms)的水平上;

　　4. 切換電容陣列會使頻率單獨改變，這就導致出現低頻相位衝突。覆蓋參考時鐘全部PPM變化的電容陣列數量有限(典型設計中只有10個)。由於DCXO輸出相位噪聲(或相位衝突)過大，設計人員不願在高性能應用中使用這種器件;

　　5. 由於器件的架構特性，當存在良好參考時鐘時，輸出時鐘會在此期間顯出DCXO不盡人意的相位噪聲(或相位衝突)特性，而在參考時鐘暫時丟失的情況下，倒能提供乾淨的晶振輸出頻率。這是因為參考時鐘丟失時，DCXO仍能保持參考時鐘的最後相位和頻率狀態且沒有任何更新，因此也就不存在相位衝突;

　　6. 基於DCXO的器件的PLL帶寬低(近2KHz)會造成跟蹤誤差過大;

　　7. 該器件因其PLL帶寬低而不具備擴頻意識。

　　基於DCXO的架構的低帶寬有一定的優勢，尤其是在參考時鐘切換時表現尤為突出。在母參考時鐘丟失而器件正被切換到子參考時鐘或晶振期間，較長的切換時間會使單位周期相位校正(PCC)值極小，從而有可能實現平滑的時鐘切換。理想的平滑時鐘切換器件應當是具有低PCC值的基於PLL的動態時鐘切換，或許需要時鐘切換時PLL能夠將帶寬從額定值1 MHz降至5-10 KHz的水平。利用這種可變的PLL帶寬架構，我們能夠實現平滑的時鐘切換。

　　參考時鐘和晶振之間的動態切換

　　基於PLL的動態時鐘切換可能不只能在參考時鐘之間實現，還可在參考時鐘和晶振輸入之間實現。在檢測到時鐘錯誤或丟失的情況下，VCO能夠切換到晶振輸入。只要平滑完成切換，這在功能上就與故障安全器件相同，只是它不會存在任何基於DCXO的器件的缺點，特別是上述第5點提及的問題。在這種情況下，既不需要可牽引晶振，也不會出現相位衝突問題。

　　單位周期相位校正(PCC)實現平滑切換

　　表1給出了50MHz、100MHz和200MHz等參考頻率下計算得出的不同單位周期相位校正的切換時間。這裡，我們假定相同頻率但180°反相的兩個參考時鐘之間進行切換。不同參考頻率下的單位周期相位校正(PCC)和切換時間曲線變化如圖1所示。

　　表1：不同參考頻率下切換時間和單位周期相位校正的對比情況

　　從上圖可以看出，單位周期相位校正(PCC)和時鐘切換時間曲線呈指數變化。PCC值越大，切換時間就越短。而PCC值越小，切換時間則呈指數級增加。請注意，我們就該曲線圖做了如下假設：(a)PLL為線性相位錯誤校正，(b)PLL響應是在理想狀態下，沒有過衝或下衝。而在現實情況下，切換時間會比這裡顯示的要長，而且很大程度上取決於PLL系統響應。此外，我們還要注意，PCC值不變的情況下，時鐘頻率越高，切換時間會越短。

　　基於DCXO的故障安全器件實際系統應用的經驗數據顯示，20飛秒的PCC足以滿足100-200 MHz頻率範圍的數據通信應用需求。在PCC為20飛秒的情況下，時鐘切換造成的相位衝突微不足道，不會對系統性能造成不利影響。為此，我們建議50 MHz的參考時鐘應採取的方案為20飛秒的PCC對應10 ms的切換時間。

　　動態平滑切換器件的設計通常包括兩個功能塊，如下所述：

　　1. 丟失參考時鐘或錯誤相位誤差檢測器電路：這將提供錯誤輸出，顯示正在啟動時鐘切換。必須規定用復位輸入引腳對錯誤輸出進行復位。

　　2. 參考時鐘切換電路：檢測到錯誤後，電路將被切換到子參考時鐘。子參考時鐘可以是外部時鐘源，也可以是晶振。在切換時間內，必須降低PLL帶寬以實現平滑切換。

　　本文介紹了冗餘時鐘發生器源實現平滑時鐘切換的不同方法，以及不同冗餘時鐘發生器的優劣勢。基於PLL的動態時鐘切換可平滑無誤地實現時鐘切換，建議使用該方法。動態時鐘切換的關鍵要求是，應特別注意單位周期相位校正(PCC)的問題。在檢測到時鐘錯誤或丟失情況下，以上建議的動態時鐘切換的獨特特性能夠實現從母時鐘源到子時鐘源或晶振的平滑時鐘切換。

　　參考資料：

　　http://www.cypress.com/?rID=12622 – 了解賽普拉斯的零延遲緩衝器

　　http://www.cypress.com/?mpn=CY23FS04ZXI – 賽普拉斯的DCXO產品系列

相關焦點

  • 採用FPGA設計SDH設備時鐘
    網元通過鎖相環跟蹤同步定時基準，並通過鎖相環的濾波特性對基準時鐘在傳輸過程中產生的抖動和漂移進行過濾。而當基準源不可用時，則由SEC提供本地的定時基準信息，實現高質量的時鐘輸出。　　SEC需要滿足ITU-T G.813建議[1]中的相關指標要求。SEC可以工作在自由振蕩、跟蹤、保持三種模式下，並且能夠在三種模式之間進行平滑切換。
  • 數字設計中的時鐘與約束
    在一個系統裡面，很有可能會用到多個時鐘輪流驅動一些觸發器，為了適應不同的數據速率要求，進行時鐘切換。有時為了節約功耗，也會把高速時鐘切換到低速時鐘，或者進行時鐘休眠操作，多路時鐘如下圖所示：
  • 基於51單片機定時器的電子時鐘設計方案
    今天我們將會為大家分享一種比較基礎的電子時鐘設計方案，該方案基於51單片機定時器進行設計，精度較高，時鐘鬧鐘調節簡單。本文引用地址：http://www.eepw.com.cn/article/201808/387025.htm在本方案中，我們所設計的這種電子時鐘主要由51單片機定時器、1602LCD液晶屏等構成。在電路設計方面，該方案主要採用晶振電路作為驅動電路，晶振電路的晶振頻率為12MHZ。
  • 基於單片機旋轉時鐘的設計
    摘要：目前，社會、家庭普遍使用的是機械錶盤時鐘，而一款打破傳統的電子旋轉時鐘如果推出就能夠以其新穎的創意來吸引人們，於是文章就研究並設計了一個基於單片機的電子旋轉時鐘。而一款旋轉時鐘不僅在創意上擺脫了傳統時鐘的設計而且也能迎合人們獵奇的心理，並且功能也可以多樣化，不僅可以顯示時間、日期，甚至連文字都能夠顯示。文章基於單片機設計了一款跟傳統機械時鐘一樣具有秒針、分針、時針和錶盤刻度的旋轉時鐘，並且具有準確顯示即時時間和校準時間功能，且均可由紅外遙控器方便完成。
  • 數字時鐘設計電路圖匯總(七款數字時鐘電路圖)
    打開APP 數字時鐘設計電路圖匯總（七款數字時鐘電路圖） 發表於 2018-01-26 11:14:30 　　數字時鐘設計電路圖（一） 　　本設計主要採用中斷的方式，採用INT0，INT1中斷，分別由按鍵s1，s2觸發。
  • 北京天良數字網絡時鐘系統
    （3）網絡授時提供一臺帶主備冗餘電源且可輸出多路NTP10/100自適應乙太網輸出接口的NTP2006年，智能建築設計標準GB/T50314-2006 9.2.13 明確提出對手術時鐘的宜具有顯示當前、手術、麻醉時間；顯示手術室內溫、溼度等參數。
  • Linux 時鐘管理
    時鐘源設備和時鐘事件設備的引入，將原本放在各個體系結構中重複實現的冗餘代碼封裝到各自的抽象層中，這樣做不但消除了原來 timer wheel 與內核其他模塊的緊耦合性，更重要的是系統可以在運行狀態動態更換時鐘源設備和時鐘事件設備而不影響系統正常使用
  • 銀行基準時鐘系統時間同步方案
    因此，建立國產化時鐘同步系統，實現系統的信息設備國產化、核心技術自主化勢在必行。1、 銀行基準時鐘系統設計網絡時鐘同步協議（Network Time Protocol，NTP）是目前國際網際網路通用的時間服務協議。
  • 安徽京準NTP數字網絡時鐘系統
    （3）網絡授時提供一臺帶主備冗餘電源且可輸出多路NTP 10/100自適應乙太網輸出接口的NTP時間伺服器.2006年，智能建築設計標準GB/T50314-2006 9.2.13 明確提出對手術時鐘的宜具有顯示當前、手術、麻醉時間；顯示手術室內溫、溼度等參數。
  • FPGA設計小技巧(時鐘/性能/編程)
    只用一個時鐘沿來寄存數據，使用時鐘的兩個沿是不可靠的，如果時鐘沿「漂移」，就會導致時序錯誤。 不要隨意將內部信號作為時鐘，如門控時鐘和分頻時鐘，而要使用CLKDLL或者DCM產生的時鐘，或者可以通過建立時鐘使能或者DCM產生不同的時鐘信號。
  • 高精度時鐘晶片有哪些?(四款高精度時鐘晶片介紹)
    時鐘晶片，顧名思義，其就是一種具有時鐘特性，能夠現實時間的晶片。時鐘晶片屬於是集成電路的一種，其主要有可充電鋰電池、充電電路以及晶體振蕩電路等部分組成，目前，被廣泛的應用在各類電子產品和信息通信產品中。
  • 前端設計-JavaScript簡單數字時鐘開發實例
    01所需素材本數字時鐘設計實現格式為00：00：00類型結構的數字時鐘，因此需要準備時鐘顯示相關數字及間隔符號的素材。最終設計效果設計實現效果如上圖，因此需要準備0-9數字與":"字符，素材設計較為簡單直接採用PhotoShop進行設計最終導出保存為png格式圖片，素材圖片展示如下：
  • 基於lpc1768的系統時鐘設計
    基於lpc1768的系統時鐘設計 工程師周亮 發表於 2018-11-15 16:11:12 #define XTAL_FREQ 12000000 #define VECT_TAB_OFFSET
  • 實時時鐘晶片應用設計時必須要考慮的事項
    在這種情況下，時鐘晶片必須能夠在兩個電源之間進行切換。　　如果有一個電池，例如鈕扣型鋰電池用作備用電源，當在用備用電源工作時RTC應設計成儘可能少的消耗功耗。電源切換電路，一般情況下由主電源供電，會使電源切換到電池供電，並使RTC進入低功耗模式。微處理器和RTC之間的通信通常鎖定(稱為防寫)，用來使電池供電電流最小和防止數據損壞。
  • MSP430F149時鐘源選擇
    MSP430的3種時鐘信號是：　　ACLK,　　MCLK,　　SMCLK;­其中： ACLK(輔助系統時鐘):可選時鐘源LFXT1CLK(只能是外部時鐘源)，且一般為32768hz手錶晶體)。 ­MCLK(主時鐘):可選LFXT1CLK,XT2CLK, DCOCLK 三種時鐘源。用於CPU和系統。 ­
  • 《時鐘以及時間簡史》——尋常人的時鐘
    本文節選自《時鐘以及時間簡史》 在18世紀，每個地區都有自己風格的服飾，自己風格的房屋，甚至還有自己風格的時鐘。19世紀，民族風格出現了，後來，全球同類產品接踵而至。 區域的時鐘設計直接關係到一個地區的經濟能力和傳統。
  • 這些小眾好看的時鐘應用,省下了我買鬧鐘的錢!
    文章來源：工具狂人今年年初不少人被迫困在家裡，多出來的時間給學習騰出了位置
  • 替換機械翻頁時鐘,秒秒測時鐘溫溼度計體驗
    來源：新浪眾測作者：十八線老編回看整個歷史長河，能夠打動男生的時鐘真不多（售價平民級），例如觀看Zealer王自如視頻後才知道的「機械翻頁時鐘」，以及米家的電子溫溼度計Pro。前者憑藉復古和機械元素恰好命中男性審美，但功能相對單一；後者則走向了簡約風，在時鐘基礎上增加溫度和溼度兩個測量維度，同時依託於小米強大的智能家居生態而強勢吸粉。機械翻頁時鐘重在設計，但遺憾的是設計已經相當成熟，改進空間渺茫；而米家電子溫溼度計Pro重在顏值和功能，找到一個好的切入點還是有迭代空間。
  • msp430系統時鐘概述
    MSP430內部分為三種時鐘MCLK（系統主時鐘）、ACLK（輔助時鐘）和SMCLK(子系統時鐘),可以根據使用的外設不同及實際情況適當選擇和調節時鐘的頻率
  • 時鐘晶體振蕩器作用是什麼 時鐘晶體振蕩器種類
    晶振產生振蕩必須附加外部時鐘電路，一般是一個放大反饋電路，只有一片晶振是不能實現震蕩的。 於是就有了時鐘振蕩器，將外部時鐘電路跟晶振放在同一個封裝裡面，一般都有4個引腳了，兩條電源線為裡面的時鐘電路提供電源，又叫做有源晶振，時鐘振蕩器，或簡稱鍾振。好多鍾振一般還要做一些溫度補償電路在裡面，讓振蕩頻率能更加準確。