來源：創業邦
無論你是否是專業領域的從業人員，近期都一定關注到了晶片，以及圍繞晶片的相關話題。比如從各種途徑了解到了製造高性能的晶片是多麼的複雜與困難，知道了荷蘭的阿斯麥爾，知道了光刻機，但這只是皮毛。
如果將時間維度放大就會發現，一枚晶片，或集成度極高的半導體產品的產出不僅需要先進的原材料及製造設備，設計、工藝、封裝測試同樣決定了產品的最終性能。
在晶片設計領域，面對愈發複雜的電路結構，電子設計自動化工具（EDA）的作用也愈發凸顯，就目前的國內市場而言，主流EDA工具包括來自美國的Synopsys和Cadence、來自德國的Mentor，來自我國華大九天集團的Empyrean以及新興科技企業奇捷科技的EasyECO。
奇捷科技於2014年在香港成立，初創團隊包括香港中文大學計算機科學與工程系教授與多名博士畢業生，目前已經推出了可以自動處理Functional ECO問題的EDA工具 EasyECO。Functional ECO是EDA設計流程流程後期的一個步驟，可以通過後期局部的邏輯補丁將前期錯誤的邏輯功能進行修正或增加邏輯功能。
在晶片的整個設計過程中，前期的邏輯電路的搭建往往自動化程度較高，但在後期的邏輯修正階段，目前我國大部分企業仍然在採用工程師手工排查修正的方法。奇捷科技創始人兼首席技術官魏星本科畢業於北京清華大學計算機科學與技術系，研究生階段同樣攻讀於清華大學EDA實驗室，畢業後加入香港中文大學EDA實驗室並取得博士學位。
他對創業邦說：「目前市面上的絕大多處公司依然在採用手工修正的方法，這個比例可達90%甚至更高，只有極少數大型企業使用了自動化工具軟體進行修正。」這一方面是因為我國晶片產業起步不久，相關設計的複雜度和工藝還不夠先進，另一方面是由於市面上的國外ECO工具價格昂貴，存在一定的壟斷情況。
隨著晶片性能的發展，其電路結構複雜程度也成指數級提升，手工修正的方式受到了明顯的規模限制。在一些設計較為簡單的邏輯電路中，工程師還可以通過數天的時間較好地完成邏輯修正任務，但在28納米以下，比如10納米、7納米甚至5納米級的晶片邏輯電路中，其複雜程度已經超過了人工修正的能力範圍。同時，人工修正的效果完全取決於工程師的經驗及技術水平，不僅修正時間和成果不可控，對企業來說也加大了對人員的依賴，此外激烈的市場競爭和較短的研發周期也在迫使企業提升自身的運行效率。
奇捷科技的ECO工具EasyECO可以在Premask、Postmask等多個階段進行邏輯修正操作，並且已經支持 7納米的最先進工藝，在邏輯修正過程中還會同時考慮掃描鏈、時鐘樹等因素，以保證得到最好的修正結果。就使用效果而言，奇捷科技EasyECO可以通過修改更少的邏輯點來實現最終的修正結果，而更少的修正點就意味著更快的修正速度，同時也不會影響晶片最終的性能和尺寸。
奇捷科技的原創算法是其產品高性能的基石。
2014年，奇捷科技的算術邏輯形式驗證技術在ICCAD舉辦的國際CAD競賽中獲得了LEC題目的冠軍，其與目前主流的國外EDA工具相比性能也具有較大優勢，這幾乎是一種革命性的技術革新。在此後的商品化進程中，奇捷科技也經歷了支持電路讀取、標準單元庫識別等一系列階段，魏星對創業邦說：「我們的核心算法體量很小，但我們依然編寫了數十萬行代碼用於算法的實際應用，才使其真正成為了滿足工業化標準的工具，這個過程是十分艱難的。」
目前奇捷科技擁有十餘名員工，產品用戶主要集中在臺灣和韓國，客戶通過支付年費來使用EasyECO，並享受後續的升級更新服務。據了解奇捷科技目前已經產生了一定規模的營業額，並計劃逐步進入大陸市場和美國市場，利用全球化的戰略布局擴大其擁有的市場先發優勢。
融資方面，奇捷科技於2016年12月獲得了國內知名半導體基金投資的60萬美元天使輪融資，2019年四月獲得了國際知名半導體設計公司投資的200萬美元A輪融資，魏星表示新一輪的融資計劃也已經啟動。
本文文章圖片來源於奇捷科技，經授權使用。本文為創業邦原創，未經授權不得轉載，否則創業邦將保留向其追究法律責任的權利。如需轉載或有任何疑問，請聯繫editor@cyzone.cn。