手機之家深圳分站2015年3月3日消息——MWC 2015在西班牙的巴塞隆納開幕了，其中在產品方面十分吸引人的是三星發布的新一代旗艦手機GALAXY S6/S6 Edge，而該款手機也如2014年所料，拋棄了高通晶片而採用了三星自家14nm工藝的Exynos 7420處理器，而該款處理器則採用了FinFET封裝。14nm並不難理解，那麼FinFET封裝為什麼說先進呢?其實，FinFET封裝並不是剛剛出現的，早在上個世紀就已經在研發了，到2000年才真正成功，也是目前處理器封裝方面25nm以下最佳的封裝形式。
FinFET的鰭片結構精細複雜
FinFET稱為鰭式場效電晶體(FinField-EffectTransistor;FinFET)是一種新的互補式金氧半導體(CMOS)電晶體。閘長已可小於25奈米。該項技術的發明人是加州大學伯克利分校的胡正明教授。Fin是魚鰭的意思，FinFET命名根據電晶體的形狀與魚鰭的相似性。
發明人
該項技術的發明人是加州大學伯克利分校的胡正明(ChenmingHu)教授。胡正明教授1968年在臺灣國立大學獲電子工程學士學位，1970年和1973年在伯克利大學獲得電子工程與計算機科學碩士和博士學位。現為美國工程院院士。2000年憑藉FinFET獲得美國國防部高級研究項目局最傑出技術成就獎(DARPAMostOutstandingTechnicalAccomplishmentAward)。他研究的BSIM模型已成為電晶體模型的唯一國際標準，培養了100多名學生，許多學生已經成為這個領域的大牛，曾獲Berkeley的最高教學獎;於2001~2004年擔任臺積電的CTO。
胡正明(ChenmingHu)教授
FinFET的工作原理
FinFET閘長已可小於25nm，未來預期可以進一步縮小至9nm，約是人類頭髮寬度的1萬分之1。由於在這種導體技術上的突破，未來晶片設計人員可望能夠將超級計算機設計成只有指甲般大小。FinFET源自於傳統標準的電晶體—場效電晶體(Field-EffectTransistor;FET)的一項創新設計。在傳統電晶體結構中，控制電流通過的閘門，只能在閘門的一側控制電路的接通與斷開，屬於平面的架構。在FinFET的架構中，閘門成類似魚鰭的叉狀3D架構，可於電路的兩側控制電路的接通與斷開。這種設計可以大幅改善電路控制並減少漏電流(leakage)，也可以大幅縮短電晶體的閘長。
發展狀態
在2011年初，英特爾公司推出了商業化的FinFET，使用在其22nm節點的工藝上。從IntelCorei7-3770之後的22nm的處理器均使用了FinFET技術。由於FinFET具有功耗低，面積小的優點，臺灣積體電路製造股份有限公司(TSMC)等主要半導體代工已經開始計劃推出自己的FinFET電晶體，為未來的移動處理器等提供更快，更省電的處理器。從2012年起，FinFET已經開始向20納米節點和14nm節點推進。
在所有的實際應用中，體矽和SOI晶圓具有類似的性能和成本;但是，由於體矽FinFET器件具有更大的工藝差異性而使得製造變得更具挑戰性。體矽晶圓加工的高差異性使其最終產品的性能變得不可預測。我們發現，兩種工藝方案具有類似的直流DC和交流AC特性。與SOIFinFET相比，PN結隔離FinFET器件性能將會受到寄生電容增大5%～6%得影響。
採用PN結隔離的體矽FinFET器件的工藝流程
與此相反，對工藝差異性的比較表明，SOIFinFET器件可能具有更好的匹配特性。在SOI工藝中，「鰭」的高度和寬度可能更加容易控制，而體矽工藝則在製造和工藝控制方面面臨著更為嚴峻的挑戰。
SOIFinFET器件和PN結隔離體矽FinFET器件的差異性比較
SOIFinFET、體矽FinFET和平面電晶體的性能比較
在22nm技術節點階段，對提高器件密度的期望使得FinFET器件開始具有比平面技術更為實在的優勢。
首先，接觸柵極的節距必須按比例縮小到小於約束柵constraininggate的長度，也就是要小於所有高性能電晶體的溝道長度。FinFET器件本身所具有的短溝道性能優勢將可以進行上述的按比例縮小，而不會產生在平面電晶體中由於需要進行大面積溝道摻雜所引起的有害效應。
同時，對SRAM位單元的期望已開始規定對每個獨立電晶體在差異性上的要求。未摻雜的體矽FinFET器件，正如大多數重點研究所關注的，是需要消除注入摻雜濃度的隨機波動(RDF)對器件差異性的影響，對於低工作電壓的高性能SRAM位單元來說，去除這種RDF可能是必需的。
SOIFinFET和PN結隔離體矽FinFET器件的成本對比
SOI和體矽FinFET器件的總成本之差（相對於總的晶圓製作成本）
SOIFinFET由於增加了基片的成本，使其總的器件成本有所增加。但在大批量生產中，這種基片成本的增量將在很大程度上能抵消由於體矽器件複雜工藝造成的成本增量。
臺積電、三星、高通、蘋果、intel、AMD等工藝競爭激烈
代工業的成長不可能一蹴而成，其中臺積電的老大地位不可動搖。尤其是2009年張忠謀第二次執掌公司以來，採用令人膽寒的積極投資擴張策略，在2010年～2013年期間總投資達300多億美元，使得先進位程技術不斷推進，再次穩固了代工龍頭地位，並取得十分喜人的結果。
2013年臺積電總產能約月產130萬片(8英寸計)，其中28nm產能為月產13萬片(12英寸計)，全球市佔率按銷售額計達80%。而且它的28nm爬坡速度非常快，2011年第四季度它的28nm剛剛啟步，季銷售額才1.5億美元，至2012年年底已經佔年銷售額170億美元的24%，達40.8億美元，2013年年底佔近200億美元銷售額的37%，達到65億美元。
以每月6萬片晶圓的產能來計算，臺積電20nm製程晶圓的平均價格估計在2014年第四季度達到每片6000美元，與28nm晶圓平均價格(約4500美元～5000美元)相較有很大的提升。而估計其16nm/14nm的FinFET晶圓的生產成本約為每片4000美元，加上毛利率約45%，銷售價格則為每片7270美元。如果臺積電對於20nm製程的預測準確，從整體上看它的20nm製程的市佔率，將會在2014年第四季度時達到全球的95%。
由此可以看出臺積電代工老大地位不可動搖的原因：
一是成品率高達90%，對手們可能約70%;
二是擁有向客戶提供支持的約6300項IP專利，業界戲稱如有個「圖書館」一樣;
三是產能迅速到位，如28nm的產能達月產13萬片，是格羅方德的3倍。
在16nm/14nm區段 目前產能僅5萬片
與28nm代工產業不同，未來全球16nm/14nm及以下的代工格局前景難料。因為目前全球半導體業的現狀是這樣的：從技術上每兩年前進一個工藝節點，理論值是2013年14nm及2015年10nm，可實際上英特爾的14nm量產推遲到了2014年第四季度，相比正常情況延長了兩個季度。臺積電更是靈巧，聲言2014年是20nm量產及2015年才是16nm量產的時間點。三星電子推出先進代工製程14nmFinFET的應用處理器(AP)試製品，將先提供給高通、蘋果、超微(AMD)等主要客戶，但是目前它們的產能不足，三星才月產1萬～1.5萬片，格羅方德才3.5萬片。兩者加總才月產5萬片。
更關鍵的是，目前10nm工藝製程都是處於研發階段，包括英特爾、臺積電及三星在內，離真正量產尚有距離，其中的變數還很多。最樂觀的預測，10nm製程也要到2016年才能量產。另外，10nm製程之後，究竟如何往下走，尚不十分清楚，其中包括EUV何時準備好難以預言，10nm時193nm光刻工藝的成本與柵極材料的替代品的工藝等尚未完全就位。
按Gartner的觀點，從近期來看，在1～2年內FinFET的量產，全球代工的產能需求不會超過月產5萬片。而到2018年前也不會有大於月產25萬片的市場需求。而這樣的市場需求有兩家大的代工廠已經足夠，所以現在眾多的一線代工廠紛紛進入FinFET工藝，未來一定會發現有人失聲。
按PacificCrestSecurities的分析師的觀點，從投資規模計，16nm/14nmFinFET技術投資1萬片產能要12.7億美元的投資，再增加2萬片需25億美元的投資。
還有一個不能言透的問題，技術方面誰能真正過關，即成品率能同步嗎?據目前的態勢，無論臺積電的20nm量產還是英特爾的14nm量產，都出現了推遲的現象，都有成品率的問題存在其中。所以，未來究竟誰的技術真正過關還需觀察。