數家業界主要的平板電視及顯示技術公司紛紛宣布推出高清 3D 電視和令人驚豔的4K x 2K LCD 顯示器，從而可將用戶家中、車內或行動裝置上的電視、顯示器以及其他電子設備之間需要交換的數據量顯著提升至前所未有的水平。在這些最新的電視上，體育迷們可以歡欣鼓舞地體驗到眾多優異性能，如 176 度的超廣視界、1,200:1 的超高對比度以及 450尼特的亮度——足以使最陰暗的洞穴通透明亮。
本文引用地址：http://www.eepw.com.cn/article/189593.htm不過， 對於開發這些電視或連接至這些電視的電子產品的設計工程師來說，所有這些最新特性都意味著需要非常高的帶寬。例如，一部具備 800 萬像素的四聲道 4Kx2K 高畫質電視(可為家庭提供數字影院效果)需要的帶寬是當前頂級電視和顯示器在理想工作狀態下所需帶寬的四倍，這意味著在機頂盒與高畫質電視之間存在巨大的數據吞吐量。
這種對更高帶寬的需求並不單單來自消費產品市場，為了滿足 MRI 和 CT掃描、命令與控制、菊花鏈顯示、電子公告牌與 DNA 3D渲染、航空器、天氣以及人體構造等眾多應用領域的顯示需要，廣播設備、數字顯示、科研以及醫療市場也在不斷加大對帶寬的要求。
為了在控制成本的同時還能有助於滿足這種帶寬需求，視頻電子標準協會 (Video Electronics Standards Association) 於 2007 年向市場推出了DisplayPort，並隨後積極與合作夥伴展開合作，對 DisplayPort 進行優化。如今，VESA DisplayPort 1.1a 已能夠在單根線纜內支持多達 4 個通道且每通道最高 2.7Gbps 的數據率，而 DisplayPort1.2 又將支持的數據數率翻了一番，達到5.4Gbps(足以在單顯示器應用中支持3,840 x 2,400 像素 (60Hz)，或 4 臺顯示器應用中的 1,920x1,200 像素，或 2,560x 1,600 像素的 3D 顯示 (120Hz))。DisplayPort 可同時支持兩種嵌入式顯示，如筆記本電腦的顯示器，以及視頻「源端」設備(機頂盒、DVD 播放機、PC 圖形卡以及筆記本電腦)和獨立顯示設備(HDMI 與 DisplayPort 標準文檔中所稱的「宿端」設備)之間的盒至盒連接 (box-to-box connection)。
圖1 TED Spartan-6 FPGA 消費類視頻套件
一些晶片製造商已針對上述應用推出了現成的標準發送器和接收機，而賽靈思推出了名為 Xilinx LogiCORETM DisplayPort v1.1(v1.2 將在 IDS 12.1中配套提供) 的靈活可編程 VESA DisplayPort v.1.1a 解決方案。該 IP 可隨時提供給賽靈思的客戶，但在用戶展開設計之前，建議先了解與該標準的部分關鍵功能有關的其它背景信息，如Policy Maker，以及如何使用我們即將推出的 XAPP「使用 MicroBlazeTM 嵌入式系統實施 DisplayPort Source PolicyMaker 控制系統參考設計」在東京電子設備 (TED) 提供的 Spartan-6 消費類視頻套件上完成實施工作。
Policy Maker — 關鍵性差異
對於顯示市場來說，DisplayPort協議標誌著連接技術的重大變革。這次轉型的意義不亞於在 Intel 主導的 PC 市場上從並行 PCI 總線升級至串行 PCI Express。在顯示市場上，VESA 通過DisplayPort 引領著從 VGA、DVI 以及HDMI 等協議成功升級至高速串行收發器、基於包的層架構協議。與並行協議不同，串行分組協議在實現和維持連接或鏈路方面要多一層複雜性。在 VESA DisplayPort 1.1a 規範中，控制功能被劃分為 Link Policy Maker 和 Stream Policy Maker。Link Policy Maker 可管理鏈路，並負責保持鏈路同步。其任務包括發現鏈路、對鏈路進行初始化和維護。Stream Policy Maker 可管理傳輸初始化，並通過底層硬體對行動序列施加控制來維護同步流。
Policy Maker 的上述要素需根據特定的實施來決定，而且可在作業系統、軟體驅動程序、固件或者 FPGA 邏輯中進行配置。為簡化使用，許多商用DisplayPort IC 將 Link 和 Stream PolicyMaker 對設計人員隱藏。如果用戶的顯示要求恰與套裝的 DisplayPort ASSP相匹配，則其價格和易用性確實無可爭辯。但是，想要讓產品在競爭中脫穎而出的設計人員則傾向於採用 FPGA。
圖2 DisplayPort Source Policy Maker Controller System Reference Design 與 LogiCORE 源端高層結構圖
Source Policy Maker參考設計
DisplayPort Source Policy Maker控制系統參考設計採用MicroBlaze嵌入式系統來實施與商用套裝 DisplayPort 晶片類似的功能，且具備可進行原始碼定製的額外優勢。通過使用 Source Policy Maker Controller System Reference Design 的應用手冊，用戶不必對 Policy Maker 進行詳細了解即可順利啟動設計工作，僅需簡單地將範例設計連接起來。
除了上述原始碼設計之外，DisplayPort 的傳輸 (Tx) 或源端內核也配套提供了用於實現有限狀態機 (FSM)控制器的額外範例設計。
DisplayPort Tx FSM 控制器範例設計(其頂級文件名為 dport_tx_fsm_cntrl)配套提供 DisplayPort LogiCORE 源端設計範例。該款簡單的概念驗證設計內含基於 RTL 的有限狀態機，以實施可演示正確啟動流程的簡單Policy Maker。與其他範例設計相比，dport_tx_fsm_cntrl 設計範例的優勢在於可以顯著縮短仿真時間。
Source Policy Maker 控制系統參考設計採用擬將於 5 月下旬推出的MicroBlaze 嵌入式系統 XAPP，其頂級ISE 項目名稱為「dport_source_ref_design.xise」(您可以通過訪問 http://www.xilinx.com/products/ipcenter/EF-DI-DISPLAYPORT.htm 快速查找到)。該設計使用戶能夠根據自己的需要對 Source Policy Maker Controller的原始碼進行修改。此外，其還能夠與 DisplayPort LogicCORE v1.2 (IDS12.1) 版和 Spartan-6 TED 消費類視頻套件協同運行。
上述兩種範例設計都包含了可實現內核設置及鏈路和流維護的基本流程。請注意，TED Spartan-6 消費類視頻套件沒有提供 DisplayPort 線纜。
功能概述
源端、宿端/ 視頻規範都會採用 Policy Maker，但在 DisplayPortLogiCORE 中，賽靈思對它們進行了差別實施。與源(發送)端的 Policy Maker 功能相比， 宿( 接收) 端的Policy Maker 功能要簡單得多。賽靈思LogiCORE 在 LogiCORE 內實施了大部分宿端 Policy Maker 功能。基於 RTL的宿端控制器可提供剩餘部分的功能。由於源端 Policy Maker 的功能複雜得多，因而可採用原始碼參考設計的方式提供。
讓我們來深入了解源端Policy Maker，其使設計人員能夠最大限度地提高功能靈活性與實施靈活性。頂級範例設計包含內核的兩個高級組件示例：XAPP 使用 MicroBlaze 嵌入式系統實施 DisplayPort Source Policy Maker 控制系統參考設計;以及 DisplayPort 內核源端(發送)設計。賽靈思將內核的實施分成原子鏈路功能，分別稱為主鏈路 (Main Link)、二級通道 (Secondary Channel) 以及 AUX 通道協議。主鏈路可實現主視頻流的交付。二級通道可在消隱期內將音頻信息的交付集成到主鏈路中。賽靈思將在未來發布的內核中提供二級通道。同時，AUX 通道可為宿端通信通道建立專用源端(參見圖 2)。
賽靈思為用戶數據接口新增了線路緩存器，使用戶能夠在 FPGA(參見圖 2、3 和 4)中便捷實施範例設計。圖 3 中宿端的 Policy Maker 與 Device Controller 都是 CORE GeneratorTM 所提供宿端設計範例的組成部分。