上期話題
密集恐懼症慎入！Tab TabTab
（戳標題，即可查看上期文章回顧）
問
答
為何Tabbed routing對於內層走線的串擾改善不明顯？
Tabbed routing改善的是走線的遠端串擾，而對於處於同質介質材料的內層走線而言，其遠端串擾基本為零，因此Tabbed routing對於其串擾優化並不明顯。
看完本期文章之後，有Layout攻城獅諮詢高速先生，問是不是所有的DDR4數據信號走線都要進行Tabbed routing設計，由於涉及專利保護，目前Tabbed routing還主要出現在Intel平臺的產品設計中，至於不用會不會出問題，相信大家也能從DDR4近年來的成熟應用中找出答案來吧。
（以下內容選自部分網友答題）
遠端串擾有兩個來源，一個是容性耦合，一個是感性耦合。表層走線，相當於微帶線，由於介質的不對稱，導致感性大，容性小，而在走線上加上tab，能補充很多的容性耦合，而感性耦合變化相對較小，從而降低遠端串擾。而內層走線則是帶狀線，在理想帶狀線中，容性和感性互相抵消，遠端串擾幾乎為零。所以……
@ 杆
評分：3分
帶狀線沒有遠端串擾，所以加不加沒什麼影響
@ 兩處閒愁
評分：3分
如文中所述，Tabbed routing設計可以增加兩根線之間的互容而保持其互感幾乎不變，而內層走線中容性串擾包括近端串擾和遠端串擾，遠端串擾幾乎為零，所以Tabbed routing對於內層走線的串擾改善不明顯。
@ 湧
評分：3分
走線的串擾分為容性和感性。1.容性串擾的耦合電流指向接收端，感性串擾的耦合電流指向發送端，它們在接收端疊加成遠端串擾。由於Tabbed線拉低了阻抗，使容性串擾電壓VC和感性串擾電壓VL都增大，但疊加相減後反而比原先沒有Tabbed時小許多，改善明顯。2.內層走線感受到的介電常數變化很小，abs(VC)約等於abs(VL)，兩者相減後近似為0，與阻抗變化無關。所以內層沒有改善。
@ 山水江南
評分：3分
內層的帶狀線沒有遠端串擾，所以鋸齒走線無法優化。只能優化反射和插損
@ 歐陽
評分：3分
帶狀線兩側介質屬性基本相同 互感互容基本相同 本身幾乎沒有遠端串擾。
@ 劉浩
評分：3分
由於表層走線比較密集，使用Tabbed Routing好處能減少串擾，減小阻抗。Tabbed Routing形式很簡單，就是在如絲般順滑的走線上增加小塊銅皮（tab）。這個小銅皮（tab）可以在Pin區域的走線上加，也可以在開放空間的走線上加，tab加在不同區域的走線上有著不一樣的效果。tab的尺寸間距，數值越小，tab越多越密。但是如果tab補過頭的話，遠端串擾反而可能會增加了。內層屬於帶狀線結構，而且一般內層走線也較少，而且一般有電源、地平面層疊結構來降低阻抗，保障EMI/SI/PI方面的改善，在實際設計中，要根據具體的層疊，走線長度，布線空間等因素來確定Tab的尺寸間距，具體加多加少需要仿真來驗證。
@ 龍鳳呈祥
評分：3分
因為帶狀線沒有遠端串擾。所以阻抗改善了。相比於微帶線，帶狀線的改善效果沒這麼好。
@ Ben
評分：3分
帶狀線中本來就沒有遠端串擾，所以加不加tab沒影響。
@ asicwk
評分：3分
如何看2020積分排行榜：
在主頁輸入關鍵詞：2020積分
高速先生精選★★★★★
回複數字獲取往期文章。（向上滑閱覽）
回復36→高速串行之S參數系列
回復35→高速串行之編碼系列
回復34→高速串行之S參數-連接器系列
回復33→高速串行簡史系列
回復32→電源系列（下）
回復31→電源系列（上）
回復30→DDR系列（下）
回復29→DDR系列（上）
回復28→層疊系列（下）
回復27→層疊系列（上）
回復26→拓撲和端接系列（下）
回復25→拓撲和端接系列（上）
回復24→反射詳解系列文章
回復23→阻抗系列（下）
回復22→阻抗系列（中）
回復21→阻抗系列（上）
回復20→繞線與時序
回復19→SERDES與CDR系列
回復18→既等長，為何不等時系列
回復17→cadence等長處理&規則設置
回復16→DDR時序學習筆記系列
回復15→串行系列
回復14→DDR信號完整性仿真介紹系列
回復13→PCB設計技巧分享一二
回復12→高速設計三座大山
回復11→PCB設計十大誤區-繞不完的等長系列
回復10→PCB設計十大誤區三
回復09→DDRX系列
回復08→高速串行系列
回復07→設計先生之回流設計系列
回復06→略談Allegro Pcb Design 小技巧
回復05→PCB設計十大誤區一二
回復04→微帶線系列
回復03→抽絲剝繭系列
回復02→串擾探秘系列
回復01→案例分享系列