許多數字處理系統都會使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用於實現並行和流水線算法。因此，通常情況下，FPGA都要和高性能的ADC和DAC進行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。 通常情況下，這些轉換器的採樣率都達到了GHz的級別。對工程師團隊來說，除了混合信號電路板布局之外，理解和使用這些高性能的設備也是一個挑戰。
這些e2v數據轉換器具有帶寬寬、性能好的特點—數據手冊上通常稱為模擬全功率帶寬—即使是在高奈奎斯特區。(這種能力是不多見的。)正是因為有著優異的轉換性能，才可以使用直接上轉換和下轉換，這樣可以減少部件數量、降低功耗以及節省成本。
在高頻時，奈奎斯特採樣率(每個周期兩次採樣)是無法維持的。一個例子就是使用一個2.5GHz採樣率的ADC去採樣一個3GHz全功率帶寬的模擬輸入。根據奈奎斯特準則，高於1.25GHz的信號將會被混疊回第一奈奎斯特區，這些混疊圖像是基礎信號的諧波分量，因此和非混疊信號一樣，包含了同樣的信息。
相反的，如果你在使用DAC，進行直接轉換時，你需要確定在上奈奎斯特區你想要使用的諧波。然而，對於DAC，在更高的頻率下，你需要對DAC的衰減進行SINC補償。因此，很常見的是通過仔細選擇輸入組件、阻抗平衡器、交流耦合電容以及通過設計前端模擬預濾波器等等去優化一個ADC或者DAC，使其能在一個奈奎斯特區中工作。
奈奎斯特區和混疊，1、3和4區中顯示的是2區一個信號的鏡像，基礎信號(Fa)和諧波或者諧波含量的鏡像
可以使用下面的算法來確定諧波或者諧波含量合成頻率位置：
Fharm=N ×Ffund
IF (Fharm=Odd Nyquist Zone)
Floc=Fharm Mod Ffund
Else
Floc=Ffund-(Fharm Mod Ffund)
End
這裡N是感興趣的諧波的整數。
例如，採樣率為2500MHz，基礎頻率是1807MHz，將會在第一奈奎斯特區有一個693MHz的諧波分量。
前面對頻譜做了一些解釋，另一個重要因素是這些設備和FPGA採用什麼方式連接。許多高性能的數據轉換器使用一個工作在較低數據速率的多路復用器來實現轉換器的採樣率-一般都是下圖所示的使用FS/4或者FS/2,圖中顯示的是轉換器的數據流在4條並行的10-bit總線(A, B, C, and D)上的分布：
轉換器的數據流在4條並行的10-bit總線(A, B, C, and D)上的分布 通常情況下，這些數字接口採用的是並行LVDS總線，這樣它們會佔用許多的FPGA I/O管腳，但是，並行接口的延遲最小，並且由於它們使用差分信號傳遞方式，也可以降低輻射噪聲，這在高性能系統中是非常重要的。
收到FPGA發出的4個數據流，你可能想知道在FPGA內部是如何處理數據的，在許多應用中，包括通信處理器和射電天文，都使用的一個常用的方法是使用組合或者分離的FFT結構，如下面兩個圖所示：
使用4個128點的FFT流水線，加上旋轉因子和1個並行4點FFT,組合成512點的FFT
分離512點FFT,與組合FFT相反。與組合FFT不同的是，在前兩個階段，對高速輸入有一個重組的操作
因為這些真實的數據樣本，你將需要尋找一個優化的方法以便於在FFT結構中對這些數據進行處理，高效的、大FFT的實現是一個複雜的研究領域，但是在FFT之前，許多應用使用加權疊接相加(WOLA)結構來改善頻譜洩漏。下面兩個圖顯示了使用一個矩形窗口的普通FFT和使用WOLA的FFT的行為對比：
使用普通FFT矩形窗口的相鄰信道
使用WOLA方法的相鄰信道，顯示了更少的頻譜洩漏
然後，根據應用的需求，對這些合成的FFT數據進行後處理。
關鍵字：高速ADC DAC FPGA 編輯：探路者 引用地址：http://news.eeworld.com.cn/dygl/2014/0826/article_23022.html 本網站轉載的所有的文章、圖片、音頻視頻文件等資料的版權歸版權所有人所有，本站採用的非本站原創文章及圖片等內容無法一一聯繫確認版權者。如果本網所選內容的文章作者及編輯認為其作品不宜公開自由傳播，或不應無償使用，請及時通過電子郵件或電話通知我們，以迅速採取適當措施，避免給雙方造成不必要的經濟損失。推薦閱讀
高速ADC和DAC是現代無線通訊系統或雷達系統的關鍵器件之一。下面分別介紹高速ADC和高速DAC的測試指標、測試系統搭建和指標計算方法。 1、ADC的主要參數ADC的主要指標分為靜態指標和動態指標2大類。靜態指標主要有： •Differential Non-Linearity (DNL) •Integral Non-Linearity (INL) •Offset Error •Full Scale Gain Error動態指標主要有： •Total harmonic distortion (THD) 
發表於 2019-11-20
Rarely Asked Questions—Issue 153非常見問題解答–第153期High Speed ADC Power Supply Domains高速ADC電源域 作者：Umesh Jayamohan 問：高速ADC為什麼有如此多電源域？ 答：在採樣速率和可用帶寬方面，當今的射頻模數轉換器(RF ADC)已有長足的發展。其中還納入了大量數字處理功能，電源方面的複雜性也有提高。那麼，當今的RF ADC為什麼有如此多不同的電源軌和電源域？ 為了解電源域和電源的增長情況，我們需要追溯ADC的歷史脈絡。早在ADC不過爾爾的時候，採樣速度很慢，大約在數十MHz內，而數字內容很少，幾乎不
發表於 2018-06-21
做一個數字採樣示波器一直是我長久以來的願望，不過畢竟這個目標難度比較大，涉及的方面實在太多，模擬前端電路、高速ADC、單片機、CPLD/FPGA、通訊、上位機程序、數據處理等等，不是一下子就能成的，慢慢一步步來唄，呵呵，好歹有個目標，一直在學習各方面的知識，也有動力：）由於高速ADC涉及到採樣後的數據存儲問題，大量的數據湧入使得單片機無法承受，因此通常需要用外部高速RAM加CPLD配合，或者乾脆用大容量的 FPGA做數據存儲處理等，然後通知單片機將數據發送出去。這部分實在是難度比較大，電路非常複雜，自己是有心無力啊，還得慢慢地技術積累。。。正好ST新推出市場的以CORTEX-M3為核心的STM32，內部集成了2個1Msps
發表於 2018-05-14
廠商推出了具有出色的靜態和動態特性的高性能模數轉換器(ADC)。你或許會問，「他們是如何測量這些性能的，採用什麼設備?」。下面的討論將聚焦於有關ADC兩個重要的精度參數的測量技術：積分非線性(INL)和微分非線性(DNL)。 儘管INL和DNL對於應用在通信和高速數據採集系統的高性能數據轉換器來講不算是最重要的電氣特性參數，但它們在高解析度成像應用中卻具有重要意義。除非經常接觸ADC，否則你會很容易忘記這些參數的確切定義和重要性。因此，下一節給出了這些定義的簡要回顧。 INL和DNL的定義 DNL誤差定義為實際量化臺階與對應於1LSB的理想值之間的差異(見圖1a)。對於一個理想ADC
發表於 2016-09-29
成正比。雖然這一ADC技術可以提供很高的精度和對噪聲的出色耐受能力，但電容的充電-放電循環會造成測量的間隔過長(至少50µs)，這會讓測量速度大大降低。相比之下，高速ADC能夠以高達1MHz的猝發速率來對信號進行採樣。與積分ADC不同的是，這些高速的ADC採用了類似於示波器的採樣技術，即可以獲取隨時間變化的信號的快照。它們可以提供高於示波器的解析度(分別為18位和8位)，從而可以以與之相當的帶寬來完成更精確的瞬態特性測量。圖2示出了積分和高速ADC所獲取的結果之間的差異。雖然高速的ADC可以返回更多的讀數，但這些測量的精度和可重複性要低於使用積分ADC所完成的測量。要求更高吞吐率的應用可以容忍較低的精度
發表於 2016-08-23
引言在當今工業自動化應用中，複雜的控制系統代替人工來操作不同的機器和過程。術語「自動化」指其智能化足以制定正確的過程決策從而實現目標結果的系統。我們這裡所說的「系統」是指閉環控制系統。這些系統依賴於輸入至控制器的傳感器數據，提供反饋，控制器據此採取措施。這些措施就是控制器輸出的變化。通過確保高性能、高可靠性工業操作，閉環控制系統對於現代化工業4.0工廠的工業自動化和效率至關重要。本文討論閉環系統的關鍵要素，重點關注模/數轉換器(ADC)和數/模轉換器(DAC)的關鍵角色。文章介紹多片高速ADC和DAC作為控制系統核心的關鍵作用和性能優勢。最後，我們以MAXREFDES32
發表於 2015-03-14