移位寄存器的原理

2020-11-26 電子發燒友

隨著科技的發展現在的科技產物越來越多。很多出現在我們生活中，而我們卻不知道，有沒有這樣一種經歷就是有一天你不小心把自己的高端產品摔壞了，出現很多很小的機械零件卻不知道它的功能和名稱呢？有的時候你甚至不在意這個。現在小編大家知道移位寄存器嗎？

移位寄存器的原理

移位寄存器不僅能寄存數據，而且在時鐘信號的最用下使它其中的數據依次左移或者右移。

四位移位寄存器的原理：F0、F1、F2、F3是四個邊沿觸發的觸發器D，每一個觸發器的輸出端Q接到右邊一個觸發器的輸入端D。因為從時鐘的信號CP的上升沿加到觸發器上開始到輸出端新狀態穩定地建立起來有一段延遲的時間，所以當時鐘信號同時加到四個觸發器上的時候，每個觸發器接受的都是左邊一個觸發器中原來的而數據（F0接收的輸入數據D1）。寄存器中的數據依次右移一位。

移位寄存器按照不同的分類方法可以分為不同的類型。 如果按照移位寄存器的移位方向來進行分類， 可以分為左移移位寄存器、移位寄存器和雙向移位寄存器等；如果按照工作方式來分類，可以分為串入/串出移位寄存器、串入/並出移位寄存器和併入/串出移位寄存器等。

移位寄存器能將所儲存的數據逐位向左或向右移動，以達到計算機運行過程中所需的功能，請看圖

啟動時，先在清零端加清零脈衝，使觸發器輸出置0。然後，第一個數據D0加到觸發器1的串行輸入端，在第一個CLK脈衝的上升沿Q0=Q0，Q1=Q2。Q3=Q0。其後，第二個數據D1加到串行輸入端，在第二個CLK脈衝到達時，Q0=Q1，Q1=Q0，Q2=Q3=0。以此類推，當第四個CLK來到之後，各輸出端分別是Q0=Q3，Q1=Q2，Q2=Q1，Q3=Q0。輸出數據可用串行的形式取出，也可用並行開式取出。

移位寄存器的工作原理是什麼？

把若干個觸發器串接起來，就可以構成一個移位寄存器。由4個邊沿D 觸發器構成的4位移位寄存器邏輯電路如圖8.8.1所示。數據從串行輸入端D1輸入。左邊觸發器的輸出作為右鄰觸發器的數據輸入。假設移位寄存器的初始狀態為0000，現將數碼D3D2D1D0（1101）從高位（D3）至低位依次送到D1端，經過第一個時鐘脈衝後，Q0＝D3。由於跟隨數碼D3後面的數碼是D2，則經過第二個時鐘脈衝後，觸發器FF0的狀態移入觸發器FF1，而FF0變為新的狀態，即Q1＝D3，Q0＝D2。依此類推，可得4位右向移位寄存器的狀態， 如表8.8.1所示。

由表可知，輸入數碼依次地由低位觸發器移到高位觸發器，作右向移動。經過4個時鐘脈衝後，4個觸發器的輸出狀態Q3Q2Q1Q0與輸入數碼D3D2D1D0相對應。為了加深理解，在圖8.8.2中畫出了數碼1101（相當於D3＝1，D2＝1，D1＝0 ，D0＝1）在寄存器中移位的波形，經過了4個時鐘脈衝後，1101出現在寄存器的輸出端Q3Q2Q1Q0。這樣，就可將串行輸入（從D1端輸入）的數碼轉換為並行輸出（從Q3、Q2、Q1、Q0端輸出）的數碼。這種轉換方式特別適用於將接收到的串行輸入信號轉換為並行輸出信號，以便於列印或由計算機處理。

在圖8.8.3中還畫出了第5到第8個時鐘脈衝作用下，輸入數碼在寄存器中移位的波形（如圖8.8.2所示）。由圖可見，在第8個時鐘脈衝作用後，數碼從Q3端已全部移出寄存器。這說明存入該寄存器中的數碼也可以從Q端串行輸出。根據需要，可用更多的觸發器組成多位移位寄存器。

除了用邊沿D 觸發器外，還可用其他類型的觸發器來組成移位寄存器，例如，用主從JK 觸發器來組成移位寄存器，其級間連接方式如圖8.8.3所示。根據JK觸發器的特徵方程，由圖8.8.3可得：

FF2和FF3的接法與FF1完全相似，所以各JK 觸發器均以D 觸發器的功能工作，圖8.8.3和圖8.8.1所示電路具有相同的功能。

雙向移位寄存器：

若將圖8.8.1所示電路中各觸發器間的連接順序調換一下，讓右邊觸發器的輸出作為左鄰觸發器的數據輸入，則可構成左向移位寄存器。若再增添一些控制門，則可構成既能右移（由低位向高位）、又能左移（由高位至低位）的雙向移位寄存器。圖8.8.4是雙向移位寄存器的一種方案，它是利用邊沿D 觸發器組成的，每個觸發器的數據輸入端D 同與或非門組成的轉換控制門相連，移位方向取決於移位控制端S的狀態。

當S=1時，D0＝DSR，D1=Q0，即FF0的D0端與右移串行輸入端DSR接通，FF1的D1端與Q0接通，在時鐘脈衝CP 作用下，由DSR端輸入的數據將作右向移位；反之，當S=0時，D0＝Q1 ，D1＝Q2，在時鐘脈衝CP作用下，Q2、 Q1的狀態將作左向移位。同理，可以分析其他兩位觸發器間的移位情況。由此可見，圖8.8.4所示寄存器可作雙向移位。當S=1時，數據作右向移位；當S=0時，數據作左向移位。可實現串行輸入——串行輸出（由DOR 或DOL 輸出）、串行輸入――並行輸出工作方式（由Q3～Q0 輸出）。

有時要求在移位過程中數據不要丟失，仍然保持在寄存器中。只要將移位寄存器的最高位的輸出接至最低位的輸入端，或將最低位的輸出接至最高位的輸入端。這種移位寄存器稱為循環移位寄存器，它也可以作為計數器用，稱為環行計數器。

移位寄存器工作原理

移位寄存器不僅能夠寄存數碼，而且具有移位功能。移位是數字系統和計算機技術中非常重要的一個功能。如二進位數0101乘以2的運算，可以通過將0101左移一位實現；而除以2的運算則可通過右移一位實現。

移位寄存器的種類很多，有左移寄存器、右移寄存器、雙向移位寄存器和循環移位寄存器等。

圖9-14所示是由四個觸發器組成的四位左移寄存器。數碼從第一個觸發器的端串行輸入，使用前先用將各觸發器清零。現將數碼 1101從高位到低位依次送到端。

圖9-14 由觸發器組成的四位左移寄存器

表9-6 四位左移寄存器狀態表

第一個CP過後，=d3=1，其他觸發器輸出狀態仍為0，即=000，d3= 0001。第二個CP過後，=d2=1，=d3=1，而==0。經過四個CP脈衝後，=d3d2d1d0=1101，存數結束。各輸出端狀態如表9-6所示。如果繼續送四個移位脈衝，就可以使寄存的這四位數碼1101逐位從端輸出，這種取數方式為串行輸出方式。直接從 取數為並行輸出方式。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 移位寄存器的特點_移位寄存器工作原理
    這種移位寄存器是一維的，事實上還有多維的移位寄存器，即輸入、輸出的數據本身就是一些列位。實現這種多維移位寄存器的方法可以是將幾個具有相同位數的移位寄存器並聯起來。 　　移位寄存器分類 　　根據移位方向，常把它分成左移寄存器、右移寄存器和雙向移位寄存器三種。
  • 移位寄存器的工作原理是什麼?
    移位寄存器的工作原理是什麼? 佚名 發表於 2010-03-08 14:56:55 移位寄存器的工作原理是什麼?
  • 移位寄存器的作用及應用
    這種移位寄存器是一維的，事實上還有多維的移位寄存器，即輸入、輸出的數據本身就是一些列位。實現這種多維移位寄存器的方法可以是將幾個具有相同位數的移位寄存器並聯起來。 　　移位寄存器原理 　　移位寄存器不僅能寄存數據，而且能在時鐘信號的作用下使其中的數據依次左移或右移。 　　四位移位寄存器的原理圖如圖所示。
  • 移位寄存器74ls194應用電路圖大全(雙向移位寄存器/74HC93/環形...
    移位寄存器74ls194應用電路圖（一） 用兩片4位雙向移位寄存器74LS194接成一個8位雙向移位寄存器。 所要涉及的8位雙向移位寄存器需要完成8位二制數據的寄存，因此需要由兩片4位雙向移位寄存器74LS194組成。同時，8位雙向移位寄存器應具備4位雙向移位寄存器所有的邏輯功能，即能實現並行輸入、左移寄存、右移寄存、數據保持和異步清零等功能。 如圖所示，通過分析，將兩片4位雙向移位寄存器的輸入和輸出同時作為8位雙向移位寄存器的輸入和輸出。
  • 分子移位寄存器,可由外部電荷控制
    在《自然電子》雜誌上發表的一篇論文中，他們提出了一個基於這一策略的分子移位寄存器，該寄存器是通過將有機分子定位在石墨烯基器件上而製造的，具有很高的精度。 "我們受到製造功能分子納米結構的可能性的啟發，"研究教授麥可·克羅米告訴TechXplore。"我們的主要目標是製造納米機器，其狀態可以通過外部信號（如施加的柵極電壓）輕鬆控制。
  • 設計一個4位移位寄存器
    4位移位寄存器的設計與實現 　　使用ISE軟體設計並仿真，使用ISE軟體進行4位移位寄存器的設計與實現。 　　步驟 　　1. 編寫文本文件並編譯 　　2. 軟體仿真 　　3.進行硬體配置 　　原理 　　1. ISE軟體是一個支持數字系統設計的開發平臺。 　　2. 用ISE軟體進行設計開發時基於相應器件型號的。 　　注意：軟體設計時選擇 的器件型號是與實際下載板上的器件型號相同。　　         3.
  • 基於FPGA的移位寄存器流水線結構FFT處理器設計與實現
    對於移位寄存器，在實現時，各級的前級移位寄存器深度為N／2-1，從本質而言，是使運算開始的時鐘上升沿到來時，數據已經出現在碟算模塊輸入線上，而不需要下一個時鐘的驅動來移出寄存器，比如第二級移位寄存器的級數為63。這樣，運算周期正好是2的倍數，從而方便使用計數器的各位直接對開關進行控制。　　同時，計數器還可以用來產生所需旋轉因子的RAM地址。
  • LabVIEW編程實例:計算階乘,學習for循環+移位寄存器+遞歸調用
    階乘求解方法1：使用for循環+移位寄存器實現這種方法實現相對來說比較簡單，程序框圖如下圖所示：在上圖中，直接根據階乘定義使用for循環與移位寄存器的思路實現n!的計算，for循環的次數為n次，移位寄存器的初始值為1，作n次乘法運算即可計算出n的階乘。注意，上圖中，當n為0時，for循環執行次數為0次，n!
  • labview循環-移位寄存器妙用
    有關位移寄存器的用法，我們將會在For循環中講到，這裡暫不做介紹。注意：While循環的條件端子一定要有連線，否則程序無法運行！
  • tlc5615工作原理及功能框圖
    tlc5615工作原理 　　LC5615 工作時序如上圖所示。 可以看出，只有當片選 CS 為低電平時， 串行輸入數據才能被移入 16位移位寄存器。當 CS 為低電平時，在每一個 SCLK 時鐘的上升沿將 DIN 的一位數據移入 16 位移寄存器。注意， 二進位最高有效位被導前移入。
  • FSMC驅動TFTLCD原理,時序和寄存器介紹
    > 一,FSMC簡介FSMC:靈活的靜態存儲控制器能夠與同步或異步存儲器和16位PC存儲器卡連接STM32的FSMC接口支持包括SRAM、NAND FLASH、NOR FLASH和PSRAM等存儲器STM32 407和103是不支持SD RAM的,429,439支持SD RAM操作12345二,FSMC驅動LCD原理
  • 寄存器在CPU中是怎麼工作的,原理是什麼?
    圖2-2-1寄存器(Register A)和寄存器(Register B)將分別參與運算，假設寄存器(Register A)暫時存儲的是加數，寄存器(Register B)暫時存儲的是被加數。此時寄存器(Register A)和寄存器(Register B)都暫時存儲了數據，將不再受外部數據的影響。
  • JTAG基本原理及仿真器性能比較
    一個含有JTAG Debug接口模塊的CPU，只要時鐘正常，就可以通過JTAG接口訪問CPU的內部寄存器、掛在CPU總線上的設備以及內置模塊的寄存器。本文主要介紹的是Debug功能。1 JTAG原理分析 簡單地說，JTAG的工作原理可以歸結為：在器件內部定義一個TAP(Test Access Port，測試訪問口)，通過專用的JTAG測試工具對內部節點進行測試和調試。
  • 原子吸收光譜儀的檢測系統結構分析及原理 EWG1990儀器學習網
    陽極是用來收集最末一級倍增極發射出來的電子的，典型的側窗式光電倍增管的基本工作原理及外形如圖1所示。常用光電倍增管有兩種結構，分別為端窗式與側窗式，其工作原理相同。端窗式從倍增管的頂部接收光，側席式從側面接收光。目前光譜儀器中應用較廣泛的是側窗式。
  • 控制器由指令寄存器IR、程序計數器PC和操作控制器三個部件組成!
    控制器是指揮計算機的各個部件按照指令的功能要求協調工作的部件，是計算機的神經中樞和指揮中心，由指令寄存器IR、程序計數器PC和操作控制器三個部件組成，對協調整個電腦有序工作極為重要。存儲器可以指主存、高速緩存或寄存器棧等用來保存當前正在執行的一條指令。
  • LED顯示屏的原理
    那麼LED顯示屏的原理和構成是怎樣的呢？1、LED顯示屏的基本原理        以LED（發光二極體）為基本發光元素（像素點），通過控制電路及驅動電路來控制每個像素點的亮與滅或其明暗程度，實現具有相關像素點的顯示屏顯示出人們要求的各種信息。        四大部件：發光材料（LED）、驅動電路、控制電路、框架結構。
  • 74ls165中文資料匯總(74ls165引腳圖及功能_工作原理及應用電路)
    打開APP 74ls165中文資料匯總（74ls165引腳圖及功能_工作原理及應用電路） 發表於 2018-05-08 08:33:23
  • GPIO內部結構、工作原理及相關寄存器詳解(以STM32為例)
    BSRR,映射到輸出數據寄存器ODR　　2,聯通到輸出控制電路(也就是ODR的電平)　　3,ODR電平通過輸出控制電路進入N-MOS管　　-ODR輸出1:　　N-MOS截止,IO埠電平不會由ODR輸出決定,而由外部上拉/下拉決定　　在輸出狀態下,輸出的電平可以被讀取,數據存入輸入數據寄存器,由CPU讀取,實現CPU讀取輸出電平
  • 面陣相機的工作原理及其應用
    幀轉移面陣相機　　幀轉移面陣相機的CCD圖像傳感器是由成像區、暫存區和水平移位寄存器這三部分構成的。成像區是由並行排列的若干個電荷耦合溝道組成的，暫存區的結構和單元數目都與成像區相同，暫存區與水平移位寄存器均被金屬鋁所遮蔽。　　幀轉移面陣相機的特點就在於其結構簡單、填充因子較大以及勢阱容量較高，但快門速度不快等方面。