本節旨在通過給定的工程實例——「正弦波發生器」來熟悉AlteraQuartusII高級調試功能SignalTapII和IntentMemoryContentEditor的使用方法。同時使用基於AlteraFPGA的開發板將該實例進行下載驗證，完成工程設計的硬體實現。在本節中，將主要講解下面知識點。
·QuartusII原理圖輸入方式。
·QuartusII約束設計。
·QuartusII工程編譯。
·QuartusII硬體下載。
·SignalTapII在線調試。
·IntentMemoryContentEditor在線修改片上ROM數據。
通過這些知識點，按照實例的流程，讀者可以迅速地掌握使用QuartusII軟體高級調試技巧。
2．實例目標通過詳細的流程講解，讀者應達到下面的目標。
·熟悉QuartusII原理圖設計方法。
·熟悉SignalTapII在線調試方法。
·熟悉IntentMemoryContentEditor在線修改片上ROM數據的方法。
5.10.2實例詳解本實例將使用圖解的方式將整個流程一步一步展現給讀者，使讀者能夠輕鬆掌握開發的流程。
5.10.2.1工程系統框圖本實例使用QuartusII自帶的宏模塊（MegaWizardPlug-inManager）來設計邏輯功能，並使用嵌入式硬體邏輯分析儀觀察結果。
正弦函數發生器的原理比較簡單，硬體實現也比較簡單：首先設計一個ROM用來存放正弦函數的幅度數據；用一個計數器來指定ROM地址（也就是相位）的增加，輸出相應的幅度值。這樣在連續的時間內顯示的就是一個完整的正弦波形。
系統的電路圖如圖5.40所示。
圖5.40系統電路圖
div模塊是分頻模塊，可以用前面設計過的分頻器的程序生成模塊（symbol），也可以使用Altera的計數器宏模塊來生成分頻器。
5.10.2.2添加分頻器模塊1．將分頻文件添加到工程將分頻器模塊div.v加入到工程中，在工程中打開分頻器模塊div.v（分頻器程序由讀者完成），如圖5.41所示。
2．產生.bsf文件選擇「File」/「Create/Update」/「CreateSymbolFilesforCurrentFile」選項。軟體會自動分析div.v程序的語法錯誤，如圖5.42所示。
圖5.41分頻器VerilogHDL文件
圖5.42生成模塊菜單
3．修改程序語法錯誤如果出錯則修改錯誤，直到沒有錯誤為止。此時軟體會自動生成div.bsf文件，此文件為原理圖中的模塊圖形。
4．在原理圖中加入分頻器模塊div.bsf在原理圖文件中單擊「」按鈕，就可以加入剛剛建立的模塊，如圖5.43所示。
圖5.43在原理圖中添加分頻器模塊
5.10.2.3添加QuartusII系統自帶宏模塊ROM和計數器都可以通過QuartusII自帶的宏模塊生成。
1．建立ROM初始化文件在菜單中選擇新建文件，在「OtherFiles」中選擇「MemoryInitializationFile」選項，如圖5.44所示。
填入如圖5.45所示的正弦波幅度數據。當然也可以用MATLAB、C++或Excel的函數生成數據。保存文件，命名sin.mif。
圖5.44新建ROM初始化文件圖5.45輸入正弦波幅度數據
2．添加自帶宏模塊在「Tools」菜單中選擇「MegaWizardPlug-PnManager」選項，出現如圖5.46所示的對話框，選擇新建宏模塊單擊「Next」按鈕。
圖5.46引用自帶宏對話框
圖5.47左側是QuartusII自帶的免費的宏模型，可以看到Quartus提供了很多免費的IP核。
其中ROM在storage目錄中，計數器counter在arithmetic目錄中。
3．添加ROM在storage中選擇ROM，並在右側的選項欄中選擇Cyclone系列晶片，outputfile類型選擇VerilogHDL，並在下方選擇ROM文件的生成地址及名稱，如圖5.48所示。
圖5.47選擇系統自帶宏模塊
圖5.48選擇ROM宏模塊
單擊「Next」按鈕，設定ROM基本參數，包括ROM的位寬q、地址位寬（存儲深度）和時鐘。一般ROM的時鐘選為單時鐘控制Singleclock，如圖5.49所示。
單擊「Next」按鈕，設定ROM其他參數，設定輸出寄存器、時鐘使能端和異步清零。如果選中「qoutputport」，則會在輸出端加一級寄存器，如圖5.50所示。
單擊「Next」按鈕，接下來在對話框中填入ROM初始化文件，並選中「allowin-systemmemory」選項，並選擇名稱為「NONE」，如圖5.51所示。
圖5.49rom宏模塊基本參數設置
圖5.50設置ROM宏模塊其他參數
圖5.51設置ROM宏模塊初始化文件
單擊「Next」按鈕，完成設置，嚮導生成的文件如圖5.52所示。
圖5.52設置ROM宏模塊完成
4．添加計數器引入計數器作為ROM的地址，當計數器地址遞增時，相應的ROM的地址遞增（正弦波的相位增加）。同樣的在「MegaWizardPlug-InManager」中選擇arithmetic數學庫中的「LPMCOUNTER」宏模塊，添加計數器，如圖5.53所示。
圖5.53新建計數器模塊參數
本實例中用的ROM寬度為8，深度為64，也就是數據寬度是8位，可以存64個數據。ROM有64個地址，因此計數器的位寬要定義為6位，如圖5.54所示。
圖5.54設置計數器宏模塊參數
一直單擊「Next」按鈕，使用系統默認設置，直到生成如圖5.55所示的文件輸出。
圖5.55完成計數器宏模塊設置
5.10.2.4添加埠要添加輸入輸出埠，選擇按鈕，打開如圖5.56所示的對話框，然後選擇需要增加的埠形式。
圖5.56加入輸入輸出埠
添加後雙擊埠，給埠命名，總線型埠要命名name[N..0]的格式，如圖5.57所示。
圖5.57完成工程原理圖輸入
5.10.2.5編譯工程按照2.5節進行語法分析，指定FPGA設備，指定管腳，整體編譯程序。在本實例中只需要對主時鐘管腳進行分配，即pin_153。
5.10.2.6使用SignalTapII觀察波形1．建立SignalTapII文件在菜單中選擇「Tools」/「SignalTapIILogicAnalyzer」選項，打開如圖5.58所示界面。
圖5.58新建SignalTapII文件
作如圖5.59所示的設置。
圖5.59SignalTapII文件設置
SignalTapII基本設置需注意以下問題。
（1）分頻時鐘作為採樣信號，不要放到被觀察的信號中。
（2）採樣信號不宜用作主時鐘，可以用作分頻後的時鐘，採樣條件可用Centertriggerposition。
下載程序，就可以看仿真的波形了。
2．設置SignalTapII高級觸發條件在如圖5-58所示的添加觀察信號區域窗口中，將TriggerLevels選項改為Advanced，將Basic改為Advanced，則會彈出高級觸發設置頁面，如圖5.60和圖5.61所示。
圖5.60打開SignalTapII文件高級觸發設置
圖5.61SignalTapII文件高級觸發設置
本例中設置為當地址信號address＝0時開始觸發。從「nodelist」中拖入address信號，在「ObjectLibrary」/「ComparisonOperator」中加入equality，最後加入「InputObjects」/「BusValue」。得到如圖5.62所示的觸發條件。
圖5.62SignalTapII高級觸發設置結果
3．運行SignalTapII並觀察波形首先整體編譯工程，在菜單欄中單擊按鈕，開始編譯。之後使用JTAG模式將程序下載到FPGA中運行。打開SignalTapII文件，選擇如圖5.63所示的下載電纜。
在InstanceManager中單擊按鈕進行一次觸發，將會得到如圖5.64所示的波形。
圖5.64觀察採樣數據數字顯示波形
因為開發板硬體沒有AD/DA功能，要想看模擬信號的輸出也可以用邏輯分析儀來完成。在信號名（比如q信號）上單擊右鍵，選擇「BusDisplayFormat」/「UnsignedLineChart」選項，如圖5.65所示。
圖5.65觀察採樣數據模擬顯示波形 圖5.66觀察採樣數據模擬顯示波形結果圖
此時，就可以顯示如圖5.66所示的模擬波形了。
5.10.2.7使用在線ROM編輯器嵌入式存儲數據編輯器是通過JTAG下載電纜來觀看FPGA中ROM加載的數據的，不僅能觀看，還能在線修改數據，無需重新編譯與下載。
1．打開ROM編輯器選擇「Tools」/「InsystemMemoryContentEditor」選項，打開如圖5.67所示的rom編輯器。
圖5.67打開在線ROM編輯器窗口
2．選擇下載電纜使用列印口LPT1下載電纜，如圖5.68所示。
圖5.68設置下載電纜
3．選擇ROM標號點擊設置ROM參數時指定的none的文件，將出現FPGA運行之中的ROM的數據，如圖5.69所示。
圖5.69選擇ROM標號
4．讀取ROM數據右鍵單擊「NONE」，選擇「ReadDatafromSystemMemory」選項，就可以得到ROM中的數據了，如圖5.70所示。
圖5.70讀取ROM數據
5．修改ROM數據通過編輯器，可以修改ROM中的數據。例如可以把數據中的幾個數改成0，然後單擊「write」，再回到邏輯分析儀中觀察波形，就可以發現其中的變化，如圖5.71所示。
圖5.71修改後ROM數據顯示
5.10.3小結上述訓練流程就是一個完整的QuartusII硬體調試流程。雖然此訓練實現的功能比較簡單，但對於初學者來說，是一個不錯的入門訓練。其主要目的是讓初學者對的設計有一個初步的了解。通過該訓練來熟悉QuartusII的高級調試技巧，為今後的學習打下基礎。