Altera Quartus II軟體v13.1編譯時間縮短70%

2021-01-12 電子產品世界

　　Altera公司 (NASDAQ: ALTR)日前宣布發布Quartus® II軟體13.1版，通過大幅度優化算法以及增強並行處理，與前一版本相比，編譯時間平均縮短了30%，最大達到70%，進一步擴展了在軟體效能方面的業界領先優勢。軟體還包括最新的快速重新編譯特性，適用於客戶對Altera Stratix® V FPGA設計進行少量原始碼改動的情形。採用快速重新編譯特性，客戶可以重新使用以前的編譯結果，從而保持性能，不需要前端設計劃分，進一步將編譯時間縮短了50%。

本文引用地址：http://www.eepw.com.cn/article/185179.htm

　　軟體和IP產品市場主任Alex Grbic評論說：「我們的Quartus II軟體一直能夠隨每一代FPGA產品一起發展，這是源於我們一開始便設計好的優異成熟的軟體體系結構。採用Quartus II最新版軟體的新功能以及增強特性，我們高端FPGA的編譯時間比競爭產品快2倍，性能提高了20%。」

　　這一最新版還增強了高級設計工具，擴展了Quartus II軟體的領先優勢，因此，客戶提高了效能，受益於Altera器件前沿的功能。Quartus II軟體13.1版增強了其Qsys系統集成工具、DSP Builder基於模型的設計環境，以及面向OpenCL™的Altera SDK。

　　· Altera Qsys系統集成工具自動連接智慧財產權(IP)功能和子系統，從而顯著節省了時間，減輕了FPGA設計工作量。使用Qsys，設計人員能夠無縫集成多種業界標準接口，包括，Avalon、ARM® AMBA AXI、APB和AHB接口，加速了系統開發。在Quartus II軟體v13.1中，Qsys增強了系統可視化能力，支持同時查看Qsys系統的多個視圖，進一步提高了效能。這樣，通過在新外設中增加或者連接組件，更容易修改您的系統。

　　· 面向OpenCL的Altera SDK現在全面投產，是業界唯一通過一致性測試的FPGA OpenCL解決方案，符合Khronos集團定義的OpenCL規範。它提供了軟體友好的編程環境，在Altera優選電路板合作夥伴計劃電路板上使用FPGA，或者使用Altera Cyclone® V SoC開發板時，支持在Altera SoC上設計高性能系統。

　　· Altera DSP Builder設計工具支持系統開發人員在其數位訊號處理(DSP)設計中高效的實現高性能定點和浮點算法。為工程師在設計過程中提供更多的選擇，更加靈活的設計，Altera DSP Builder高級模塊庫現在可以集成到MathWorks HDL Coder中。對快速傅立葉變換(FFT)處理的改進包括運行時長度可變FFT，以及10GHz極高數據速率的超採樣FFT，以優異的性能和多種靈活的選擇來實現這些通用DSP功能。

　　Quartus II軟體13.1版包括Altera同類最佳的IP，延時降低了70%，資源利用率提高了50%以上，同時保持了客戶的性能不變，也保持了最常用和性能最高的IP的吞吐量。這些IP內核包括10G、40G和100G乙太網，以及25G至150G Interlaken。

　　價格和供貨信息

　　現在可以下載訂購版和免費網絡版的Quartus II軟體v13.1。Altera的軟體訂購程序將軟體產品和維持費用合併在一個年度訂購支付中，簡化了獲取Altera設計軟體的過程。Quartus II軟體訂戶可以收到ModelSim®-Altera入門版軟體，以及IP基本套裝的全部許可，它包括Altera最流行的IP (DSP和存儲器)內核。一個節點鎖定的PC許可年度軟體訂購價格為2,995美元，可以通過Altera的eStore購買。

　　對於一個節點鎖定的PC許可，面向OpenCL的SDK年度軟體訂購的價格是995美元。關於OpenCL的Altera優選電路板合作夥伴計劃及其合作夥伴的其他信息，或者希望了解所支持的所有電路板的詳細信息，並進行購買，請訪問Altera網站的OpenCL部分。


相關焦點

  • Altera Quartus II軟體8.0開創高端FPGA的性能和效能最高水平
    和最相近的競爭軟體相比，這一版本的Quartus II軟體在高端FPGA上平均快出兩個速率等級，編譯時間縮短了3倍。8.0版增加了新的效能特性，支持業界最先進的FPGA，進一步印證了Altera幫助FPGA設計人員獲得最佳性能和效能的承諾(請參考相關的發布「Altera發布業界的首款40-nm 　FPGA和HardCopy ASIC)。
  • Quartus II 9.1安裝教程
    20.打開軟體安裝路徑下的【bin】文件夾（我這裡的路徑為D:\altera\quartus\bin）再選中裡面的【sys_cpt.dll】文件，然後點擊【打開】。24.然後把破解器複製到軟體安裝路徑下的【bin】文件夾（我這裡的路徑為【D:\altera\quartus\bin】）下後再次運行即可。
  • Altera Quartus II軟體11.1版
    Altera公司今天宣布推出Quartus II軟體11.1版——在CPLD、FPGA和HardCopy ASIC設計方面，業界性能和效能最好的軟體。
  • Altera新版Quartus Prime設計軟體延續了設計性能和效能的領先優勢
    新的Quartus Prime設計軟體經過優化，減少了設計迭代，其編譯時間是業界最快的，提高了矽片性能，從而增強了FPGA和SoC FPGA設計過程。本文引用地址：http://www.eepw.com.cn/article/282460.htm　　Altera軟體和IP營銷資深總監Alex Grbic說：「我們的軟體工具性能和效能在業界都是最好的，廣受讚譽。
  • 【從零開始走進FPGA】創造平臺——Quartus II 11.0 套件安裝指南
    Quartus II 11.0套件下載　　Quartus II 11.0 與之前的軟體有些不同，有以下幾個不同的地方：　　(1)Quartus II 9.1之前的軟體自帶仿真組件，而之後軟體不再包含此組件，因此必須要仿真安裝Modelsim。
  • 使用Quartus II開發軟體
    Incremental Compilation增量式編譯器　　Quartus II 軟體首次實現了 FPGA 業界的漸進式編譯功能，支持自上而下和自下而上基於團隊的設計，縮短了設計迭代的編譯時間，同時保持性能不變，使 Quartus II 軟體成為高密度 FPGA 設計中效率最高的軟體。使用 Quartus II 軟體可以迅速完成高密度 FPGA 設計。
  • Quartus II 15.0和Modelsim SE最快速的聯調
    本文引用地址：http://www.eepw.com.cn/article/201602/287229.htm　　在百度上搜索 關鍵詞：quartus modelsim 聯合仿真 結果如下：　　1、工欲善其事，必選編譯庫　　首選安裝Quartus 15.0 然後破解，至於在哪裡下載，怎麼破解，大家自行百度吧，如果是學生的的話，貌似可以申請免費的license，要不然就用試用版好了，然後是安裝Modelsim SE，我用的10.1c，這個資源也是可以百度到的，畢竟大家都是學習用，高版本的Quartus只能配高版本的Modelsim
  • Altera發布最新版Quartus II開發軟體
    Quartus II軟體12.0版進一步提高了用戶的效能和性能優勢，例如，對於高性能28-nm設計，編譯時間縮短了4倍。其他更新包括擴展28-nm器件支持，初次支持Altera SoC FPGA，增強Qsys系統集成和DSP Builder工具，以及經過改進的智慧財產權(IP)內核等。
  • Altera發布Quartus Prime Pro設計軟體,加速大容量FPGA設計
    Quartus Prime Pro軟體設計用於支持英特爾下一代高度集成的大容量FPGA，這將推動雲計算、數據中心、物聯網及其連網等領域的創新。內置在最新版軟體中的功能前所未有的縮短了編譯時間，提供通用設計輸入方法，簡化了智慧財產權(IP)的集成，從而加速了大規模FPGA設計流程。
  • quartus的IP仿真出錯解決方案
    大家都知道quartus的IP可以直接拿來用的，大大節省了開發時間，而且其代碼是絕對優化的；所有的前奏都操作成功，設置沒什麼問題，開始對生成的fft.vhd文件進行編譯，點擊Start Compilation，第一感覺：慢！
  • Quartus II 18.0 PLD/FPGA開發軟體
    查看下列新的培訓課程和宣傳材料：一、性能1、英特爾 Stratix 10 GX、SX、TX 和 MX 器件支持2、英特爾 Quartus Prime 專業版軟體版本 18.0 支持英特爾 Stratix 10 TX、MX、SX 和 GX 器件。
  • Mouser供貨最新的Altera Quartus II軟體
    Mouser Electronics開始提供Altera 公司推出的最新款Quartus® II軟體，設計工程師已經可通過www.mouser.cn購買並下載Quartus II(版本13.0)的數字發布版。
  • Quartus II軟體12.0的新功能詳解
    與以前版本相比，這一版本的軟體在28-nm高密度FPGA設計上的編譯時間縮短了近4倍，繼續在業界保持了效能優勢。Quartus II軟體12.0還包括對基於ARM的Cyclone V SoC FPGA的初次支持，以及對最新28-nm器件——Stratix V、Arria V和Cyclone V器件的擴展支持。
  • Altera發布Quartus® II軟體v14.1,擴展支持Arria® 10 FPGA和...
    II軟體v14.1，擴展支持Arria? 10 FPGA和SoC——FPGA業界唯一具有硬核浮點DSP模塊的器件，也是業界唯一集成了ARM處理器的20 nm SoC FPGA。Altera最新的軟體版本可立即支持集成在Arria 10 FPGA和SoC中的硬核浮點DSP模塊。用戶現在可以選擇三種獨特的DSP設計輸入流程，DSP性能達到業界領先的1.5 TFLOPS。
  • 使用Quartus II提高可編程邏輯設計效能的T.I.P.S
    ，支持自上而下和自下而上基於團隊的設計，縮短了設計迭代的編譯時間，同時保持性能不變，使 Quartus II 軟體成為高密度 FPGA 設計中效率最高的軟體。　每天進行更多的迭代，實現最大效能 　　通過縮短編譯時間 ( 參見圖 2) ，您可以由原來的每天只能迭代一到兩次提高到現在的四到十次，極大的提高了設計效能。
  • Quartus II 12.0安裝教程
    [64/32位下載地址]：https://pan.baidu.com/s/1yVSgUWXoYJTB9PUrztg8jg密碼：66641、將下載好的安裝包 滑鼠右擊，選擇 解壓4、滑鼠右擊 12.0_178_quartus_windows ，選擇 以管理員身份運行
  • Quartus II 11.0安裝教程
    [64/32位下載地址]：https://pan.baidu.com/s/1gcg3yQBqZYOiKjt8u6qyOw密碼：66651、將下載好的安裝包 滑鼠右擊，選擇 解壓4、滑鼠右擊 11.0_quartus_windows ，選擇 以管理員身份運行
  • FPGA設計開發軟體Quartus II的使用技巧之: 典型實例-LogicLock...
    本文引用地址：http://www.eepw.com.cn/article/201706/348821.htm5.11.1實例的內容及目標1．實例的主要內容本節旨在通過Quartus軟體自帶的工程實例——「lockmult」來熟悉AlteraQuartusII邏輯鎖定功能LogicLock的使用方法。在本節中，將主要講解下面知識點。
  • FPGA設計開發軟體Quartus II的使用技巧之: 編譯及仿真工程
    本文引用地址：http://www.eepw.com.cn/article/201706/348817.htm5.6.1 編譯編譯的步驟如下。（1）首先把頂層模塊設置為Top-Level Entry，如圖5.15所示。