雙向飛碟射擊與設計調試

　　縱觀歷史，電路內仿真 (ICE) 模式是使用硬體仿真器的第一種方式，也是迄今為止最為流行的方法。在這種模式中，需將硬體仿真器插入物理目標系統上的插孔，以此代替待開發的晶片，從而利用實時數據支持運用和調試硬體仿真器內部映射的待測設計(DUT)。

本文引用地址：http://www.eepw.com.cn/article/284500.htm

　　然而，這種公認的能夠引人注目的驗證方法卻存在一系列問題，其中最嚴重的問題便是它的隨機性。也就是說，當調試DUT時，它缺少確定性或者可重複性。為了更好地理解這一點，我們可以做個形象類比。

　　讓我們來看看雙向飛碟射擊。這是一種射擊運動，在這項運動中，會將碟靶從靶場上扔出以模擬鳥類的飛行狀態。我們可以增加碟靶的扭轉方向，增加它的難度。讓射手戴副眼鏡，以限制他的視野範圍，這樣射手必須「猜測」碟靶的軌跡，因為碟靶的每一次軌跡都不一樣。而驗證工程師在 ICE 模式中調試晶片設計時，恰恰也會遇到這樣的難題。要在 ICE 模式中找出一個錯誤就像在狹窄的視野中試圖擊中碟靶一樣困難。

　　圖 1 要在視野受限的情況下進行雙向飛碟射擊對射手來說是一項巨大的挑戰。

　　我們不斷總結過去的經驗，持續改進。這二十多年來，不斷有調查發現設計驗證消耗的時間大約佔了設計周期的 70% 左右。往好的方面看，設計驗證是一項活動，它或多或少地可以根據預測事先進行安排。但是設計調試則是一項追擊，您無法事先對其進行規劃。理由很簡單，錯誤往往會因為未知的原因出其不意地出現，而且您也無法預測它出現的時間和位置。

　　可以想像，在利用大量嵌入式軟體和硬體進行片上系統 (SoC) 設計時，總有些錯誤會隱藏在設計的某個未知角落裡，無論是在硬體中還是在軟體中，而且這些錯誤可能只有在長期執行後方能被發現。在一個錯誤被發現之前，很有可能已歷經了數十億的時鐘周期。

　　更讓人沮喪的是，調試具有隨機性，這就要求在發現錯誤之前要不斷地重複運行。如果錯誤不具備確定性，也就是說，其可能不會在後續運行中重複出現，那麼尋找錯誤的過程將會是一場噩夢。

　　關鍵未知因素

　　如果將其應用於數億門級的設計，而這些設計需要經過數十億個長序列驗證周期的調試，那麼可能存在三個關鍵未知因素：地點、時間和事由。這三個因素足以延誤整個測試計劃的進度，即便該計劃已經過深思熟慮。在一個競爭激烈的市場中，若一項新產品延期三個月上市，那麼它將造成 33% 的潛在總收益損失。這就足以說明驗證解決方案的價值所在了。這時我想到了硬體加速仿真。硬體仿真器憑藉其極速性能加快執行和調試的速度。事實上，它們的快速執行速度便是它們的設計初衷。

　　這個概念很簡單，即對照需要插入待開發晶片的實際物理目標系統來檢查 DUT。無需再編寫測試矢量或者測試激勵。趕緊在實際應用中全面施行這一流程吧。想必，要在模糊的設計區域裡尋找令人厭煩的隱匿錯誤，實際應用比任何軟體測試平臺都更為有效，對吧?

　　在線調試問題

　　結果證明，閃閃發光的並非都是金子。儘管它的功能非常誘人，但要在 ICE 模式中調試晶片設計會顯得過於繁瑣而又令人沮喪，究其原因，主要有兩點。第一點，硬體仿真器必須要與目標系統相連。就此而言，由於硬體仿真器的速度可能比物理目標系統慢上三個數量級，因此就需要有一個速度適配器，可以調解物理目標系統較快的時鐘速度，使之與硬體仿真器的相對較慢的速度相匹配。基本上，該適配器是一個先進先出 (FIFO) 的寄存器，它通常會通過犧牲部分功能和準確性來換取性能。同時，PCIe 或乙太網等高速協議也將會減少，以應對 FIFO 內在能力的局限性。

　　適配器和連接電纜增加了設置的物理關聯性和弱點，同時也對系統的可靠性產生了不利影響。此外，設置僅局限於每個協議一個測試實例，且不允許存在特殊用例測試或任何「假設」分析。最後，如果沒有人在現場提供幫助，將仿真器插入和拔出目標系統，則無法遠程訪問ICE 模式。

　　第二點，也是最容易被人低估的一個缺點，便是它缺少確定性行為。這一特性會使目標系統用以驗證設計的方法變得折中，還會延長在ICE模式下發現錯誤的時間。在 ICE 模式中，使用硬體仿真器追蹤 DUT 的錯誤，需要在特定事件被觸發後，以最高速捕捉設計中每個寄存器的行為。在基於定製矽的硬體仿真器中，無需編譯連接程序，就可將每個設計寄存器連接到追蹤存儲器中。在運行時間方面，驗證工程師可進行權衡折衷，即使用追蹤時鐘周期的數量來交換需要追蹤的設計寄存器的數量。

　　在商用的、基於FPGA的硬體仿真器中，只有少量的設計寄存器可以通過編譯程序連接到追蹤存儲器上。增設或者更換追蹤寄存器就要求重新編譯設計，同時大幅減少設計/迭代時間。利用這兩種硬體仿真器，用戶可以通過減少被追蹤的寄存器的數量來增加追蹤深度，反之則亦然。

　　圖 2 追蹤窗口(周期 X 信號)受邏輯分析儀中內存容量的限制。

　　因此，用戶可以不再為了找到自己感興趣的調試窗口和轉儲正確的波形而進行多輪——很可能是數百次的運行。但是真正的問題是，每次運行都可能會在不同的時間點發現錯誤——相同的錯誤;甚至更糟糕的是，還可能因為不可預測的行為而發現不了任何錯誤。還記得雙向飛碟射擊的例子嗎?

　　來看下使用第三方 IP 填充 SoC 的例子。屢次測試表明，當 IP 核單獨工作時，其能起到作用;但當它內嵌於 SoC 時，卻變得完全無效。利用 ICE 模式對深埋於 DUT 的 IP 進行調試可能會導致驗證團隊沒日沒夜地加班。

　　圖 3 連續運行時，會在不同的時間/區域內顯示相同的設計錯誤或者根本不顯示任何設計錯誤。

　　值得高興的是，隨著基於事務處理的協同建模技術的出現，硬體仿真領域也發生了翻天覆地的變化。通過移除物理目標系統，並使用虛擬測試環境進行代替，所有問題都消失不見了。這種虛擬測試環境是通過 C++/SystemVerilog 從高抽象層次進行描述，並通過事務處理器與 DUT 相連。

　　測試平臺可用性

　　可以在很短的時間內通過 SystemVerilog 創建高層次測試平臺，這樣不僅符合傳統的 Verilog 的要求而且錯誤也較少。事務處理器都有現貨可買，無需定製。還有，整個測試環境將目標鎖定在多媒體、網絡和存儲等特定的市場應用程式上，涵蓋了虛擬測試程序和事務處理器，而這些都可在 Mentor Graphics 旗下支持其 Veloce2 硬體仿真平臺的 VirtuaLAB 品牌中找到。

　　更重要的是，如今的設計激勵是具確定性的，因此可以更快完成調試。事務處理器可以實現從HDL軟體仿真到硬體仿真的平穩過渡。時鐘可以停止，也可以進行單步調試;可以進行情境「假設」分析;還可以對特殊用例進行建模。如今，工程師可以通過編寫寄存器傳輸級 (RTL) 代碼來設計晶片，而不需要利用實驗室設備來測試他們的設計。目前，遠程訪問已經實現了而且會越來越普及。

　　將 SystemVerilog 斷言與事務處理器結合，驗證工程師們可以利用無限的調試功能監控他們的設計，並且不會降低速度。如此，工程師們就可以盡情設計，不再會受到內存空間或者時間的限制，然後儘快消除錯誤。自此以後，工程師與視野受到限制的雙向飛碟射擊比賽的選手將無任何共通之處。