上期話題
無法啟動！！！這個原理圖出錯的水平怎麼樣？
（戳標題，即可查看上期文章回顧）
問
答
VTT端接電阻一般放在DDR鏈路的哪個位置呢？常用的阻值選擇有哪些？
感謝各位網友的回答，下面是高速先生的一些看法：
1，首先說VTT電阻一般放在鏈路的哪個位置，首先要回答的是，是不是一定需要VTT電阻這個問題，答案其實是不一定需要哈，可以參考高速先生前幾期的文章，如果拓撲是比較對稱的T拓撲，而且顆粒不超過4個的情況下，是有可能可以不需要VTT電阻的，當然高速先生說的是「有可能」，而不是一定哈。那麼像常規的fly-by拓撲而言，一般都不能去掉VTT電阻，這是由拓撲的特點決定了信號質量，fly-by天然存在分支，因此天然存在反射，所以必須在特定的位置放置VTT電阻來抑制反射，常見的位置是放在最後一個顆粒處，這樣的話信號效果是最好的；
2，以fly-by拓撲為例，VTT電阻決定了放在最後一個顆粒處，阻值是不是只能是固定的50歐姆呢？其實也不一定，這主要是看拖的顆粒數量來決定的，我們知道，顆粒數量越多，鏈路的等效容性就越大，你可以理解成，本來點對點的等效阻抗是50歐姆，但是一拖多的拓撲後面的等效阻抗就肯定會小於50歐姆，這樣的話我們可以適當降低這個VTT電阻的阻值，使他和鏈路的等效阻抗達到一致，在1拖多拓撲的情況下，常用的VTT電阻配置包括了39歐姆，36歐姆等，當然最好是通過仿真進行決定哈。
（以下內容選自部分網友答題）
VTT端接電阻一般放在DDR鏈路的末端吧，T型拓撲是要注意等長。常用阻值是47 50歐，有時也根據仿真結果微調一下。話說，文中的問題layout時為什麼沒發現呢？
@ 杆
評分：3分
VTT端接電阻一般放在DDR鏈路的末端。常用的阻值選擇有50Ω，47Ω。
@ 湧
評分：2分
從兩個方面來猜測。A.從頭到尾。信號或生命從頭誕生，從尾消亡。現從鏈路中把從位顆粒全部去掉，信號還能正常傳輸，並消亡。B.對稱穩定。有一個圓輪，當轉軸在原點時，輪轉動起來消耗能量最少。某天一塊泥巴粘到圓輪上，轉動忽快忽慢，若你感受到這個變化，就要請機修師傅調整軸的位置，使其重新穩定。現運用假設A、B來看DDR的端接。1.DDR2/3T型只有把上拉安排在主臂第一個分支處，看上去平衡穩定。2.DDR3/4小花鏈，現以主幹為中心，平移顆粒，編號奇數在左邊，偶數在右邊。俯視這個如同一支樹枝的美麗結構，心形的葉子左右對生著。啥，你還想畫蛇添足？舉筆不定半天后，在前端畫上一顆含苞欲放的小嫩芽。所以把上拉放在距離源端最遠處。兩類電阻都是與主幹線阻抗相同.
@ 山水江南
評分：3分
首先，vtt電阻放在哪裡，放多大阻值，先和技術支持溝通，拿到推薦設計；然後如果聯繫不上，就按一般設計處理，即ddr3 ddr4在末端接vtt上拉，ddr2在分支點接vtt上拉，上拉電阻的走線不能太長，通常不超過500mil，且每個上拉電阻會配備一個電容濾波，阻值不超過50歐姆；最後可以根據調試，調整阻值
@ 歐陽
評分：3分
大公司都在採用去端接的設計了，省去了大量電阻電容，還省了端接電源。
@ zyq
評分：2分
VTT放在fly_by結構的末端，T結構的T點上。阻值一般22-50歐姆之間。保險起見，最好跟技術支持溝通一下。
@ Ben
評分：2分
【1】、一般來說，DDR2不需要VTT端接電阻，若要端接，也是放在第一個T點位置；【2】、DDR3 菊花鏈拓撲都需要VTT端接電阻。將VTT端接電阻擺放在地址線可以走到的最遠的位置。 【3】、端接電阻一般取值在30~50Ω之間，建議通過仿真手段來確定最優取值。
@ 龍鳳呈祥
評分：3分
ddr走線的拓撲結構決定端接位置。flyby模式在鏈路最末尾上拉，T型走線在第一個分支上拉匹配。匹配電阻符合線路阻抗等值，一般在3050歐姆之間。
@ Ben
評分：3分
VTT電阻本來就是提高信號驅動能力的作用，為什麼被說得這麼神秘？
@ Eric
評分：2分
DDR的端接一般放到DDR的鏈路末端。t型端接一般需要跟數據鏈路等長。
@ moody
評分：2分
端接是在一驅多的時候為了增加驅動能力才用到的吧。我最近做的ddr4，一驅二，並沒有端接電阻哇？
@ Curry's popcorn
評分：2分
DDR的端接一般放到DDR的鏈路末端。特別是菊花鏈。t型端接一般需要跟數據鏈路等長。一般的會選用與阻抗匹配的電阻，例如50阻抗使用49.9。40ohm阻抗選用40ohm。
@ 張陽
評分：3分
末端 47r 50r 都可。這個問題可以飛線搞定吧，不用改版。
@ 再戰江湖
評分：2分
終端VTT上拉電阻放在相應網絡的末端，fly-by拓撲靠近最後一個DDR放置，T 拓撲靠近最大T點放置。並行短接電阻RT範圍20~66ohm
@ 晴天
評分：2分
要看ddr走線的拓撲結構的，也要看控制器是不是支持寫平衡，一般來說，四個顆粒以下可以用flyby或t型，四個顆粒以上用flyby拓撲結構。用flyby拓撲結構的話，vtt電阻放在未端。t型拓撲的話放在走線分叉處
@ Alan
評分：2分
VTT端接電阻的位置有兩種，flyby拓撲放在最遠的顆粒後面，T拓撲放在第一個T點的位置。阻值不是絕對的，需要看拓撲結構、顆粒的個數以及主控晶片的驅動能力，最優的阻值最好是通過仿真來確定。通常來說在30歐到50歐之間，不過我們也做過27歐姆端接的設計。
@ 絕對零度
評分：3分
主要責任是原理圖設計師，次要責任是pcblayout人員，一般這種低級問題新手可能發現不了，老的layout人員布線的時候是可以發現差異的，10片ddr的板子肯定是給老手畫的出現這個問題不應該。
@ 晴天
評分：2分
如何看2020積分排行榜：
在主頁輸入關鍵詞：2020積分
高速先生精選★★★★★
回複數字獲取往期文章。（向上滑閱覽）
回復36→高速串行之S參數系列
回復35→高速串行之編碼系列
回復34→高速串行之S參數-連接器系列
回復33→高速串行簡史系列
回復32→電源系列（下）
回復31→電源系列（上）
回復30→DDR系列（下）
回復29→DDR系列（上）
回復28→層疊系列（下）
回復27→層疊系列（上）
回復26→拓撲和端接系列（下）
回復25→拓撲和端接系列（上）
回復24→反射詳解系列文章
回復23→阻抗系列（下）
回復22→阻抗系列（中）
回復21→阻抗系列（上）
回復20→繞線與時序
回復19→SERDES與CDR系列
回復18→既等長，為何不等時系列
回復17→cadence等長處理&規則設置
回復16→DDR時序學習筆記系列
回復15→串行系列
回復14→DDR信號完整性仿真介紹系列
回復13→PCB設計技巧分享一二
回復12→高速設計三座大山
回復11→PCB設計十大誤區-繞不完的等長系列
回復10→PCB設計十大誤區三
回復09→DDRX系列
回復08→高速串行系列
回復07→設計先生之回流設計系列
回復06→略談Allegro Pcb Design 小技巧
回復05→PCB設計十大誤區一二
回復04→微帶線系列
回復03→抽絲剝繭系列
回復02→串擾探秘系列
回復01→案例分享系列