基於802.16d的定時同步算法 改進及FPGA實現

2020-11-23 電子產品世界

0 引言
WiMAX ( Wordwide Interoperability for Mi-crowave Access)是代表空中接口滿足IEEE 802.16標準的寬帶無線通信系統。其中IEEE標準在2004年定義了空中接口的物理層(PHY),即80216d協議。該協議規定數據傳輸採用突發模式,調製採用OFDM技術。在接收端,為了正確解調,必須找到符號的起始位置,因此,必須進行定時估計。如果定時不正確,就可能引起嚴重的碼間幹擾。由於頻偏估計是在定時估計之後進行,如果定時估計不準確,也會影響頻偏的估計性能,從而導致整個OFDM系統性能下降。因此,必須在短時間內對接收數據進行快速準確的定時同步。
目前常用的定時算法多採用計算序列的相關性。由於計算複雜,其硬體資源消耗非常龐大,所以,目前OFDM系統中的同步算法以軟體方法為主,已有的硬體方法由於消耗資源太大而無法將同步模塊和接收部分的其他模塊集成在一片晶片中。本文參考IEEE 80216d物理層幀結構,提出了一種低複雜度的幀同步和定時同步聯合算法,該算法可在FPGA上利用較少資源來實現。


1 OFDM中的符號定時同步算法
對於定時同步算法的研究,總體上可以分為兩類:第一類是依靠OFDM固有的結構,如利用OFDM符號周期性前綴CP的方法,這通常被稱作循環前綴同步方法;第二類是利用OFDM中插入導頻或者訓練符號的方法。在兩類同步方法中,第一類方法中最具代表性的是Beek提出的最大似然估計法,其優點是不需要額外的開銷,可以提高通信的效率,但其缺點是估計的時間較長,而且對頻偏和噪聲比較敏感;第二類方法中最具代表性的是Schmidl和Cox提出的利用PN序列相關性的SCA算法,這一種算法受頻偏的影響較小,而且估計的時間相對比較短,非常適合用於突發通信系統。

本文引用地址:http://www.eepw.com.cn/article/191862.htm


2 適合802.16d定時同步算法
IEEE 802.16d定義了一組特殊的訓練符號,以用於同步和信道估計。這組特殊的訓練符號包括短訓練序列和長訓練序列兩部分,其中短訓練序列包括4個重複的64點數據加上循環前綴(CP);長訓練序列包括兩個重複的128點數據加上循環前綴。在發射端,若干OFDM符號再加上短訓練序列和長訓練序列,所構成的幀頭經過發送濾波器和A/D轉換,再通過上變頻後,即可發送到信道中。而在接收端,則利用幀頭的訓練序列來進行同步。為了使定時同步不受頻偏的影響,同時可以在較短時間內完成,本文採用SCA算法。該算法又可細分為延時自相關算法和本地序列互相關算法兩類。
2.1 延時自相關法
通常選用短訓練序列來進行定時同步。假設接收到的基帶數字序列為rn,n是該序列的序號,然後將接收序列經過兩個滑動窗口R和P,其中R是接收信號和接收信號延時的互相關係數,P是互相關係數窗口期間接收信號的能量,此窗口的值可用於判決的歸一化,它和接收功率的絕對值是獨立的,其公式如下:

式中,N為窗口長度,N=64,即短訓練序列的周期,d在窗內滑動時,可同時計算M(n)的值。當沒有包含前導字結構的信號出現時,得到的M(n)值通常非常小(遠小於1),而當有前導字結構的信號出現時,相應的M(n)值迅速升高,並將出現一個臺階,對應的峰值接近於1。由於M(n)值升高需要一個時間範圍,因此該算法並不能精確定時,只適合粗略的檢測幀是否到達。圖1所示的虛線即表示信號出現時M(n)曲線的變化情況。


相關焦點

  • 用FPGA實現FFT算法
    當N較大時,因計算量太大,直接用DFT算法進行譜分析和信號的實時處理是不切實際的。快速傅立葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級。其原因是當N較大時,對DFT進行了基4和基2分解運算。FFT算法除了必需的數據存儲器ram和旋轉因子rom外,仍需較複雜的運算和控制電路單元,即使現在,實現長點數的FFT仍然是很困難。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    2 系統硬體總體設計 系統的硬體功能是實現語音指令的採集和步進電機的驅動控制,為系統軟體提供開發和調試平臺。如圖1所示。 系統硬體分為語音信號的採集和播放,基於dsp的語音識別,fpga動作指令控制、步進電機及其驅動、dsp外接快閃記憶體晶片,jtag口仿真調試和鍵盤控制幾個部分。
  • 基於FPGA的複數浮點協方差矩陣實現
    採用FPGA(Field Programmable Gate Array)可以提高該類數位訊號處理運算的實時性,是算法工程化的重要環節。但是FPGA不適宜對浮點數的處理,對複雜的不規則計算開發起來也比較困難。故目前國內外協方差運算的FPGA實現都是採用定點運算方式。 在所有運算都是定點運算的情況下,每次乘法之後數據位寬都要擴大一倍。
  • 基於改進的CORDIC算法的FFT復乘及其FPGA實現
    在FFT運算中,核心操作是蝶形運算,而蝶形運算的主要操作是向量旋轉,實現向量旋轉可用複數乘法運算來實現,但複數乘耗費了FFT運算中大量的乘法器資源。CORDIC算法只需簡單的移位與加減運算就能實現向量旋轉,具有使用資源少、硬體規模小等優勢。因此在FFT蝶形運算中用其代替傳統FFT運算中的複數乘法器,可以獲得更好的性能。
  • 基於FPGA IP核的FFT實現
    0 引 言 數位訊號處理領域中FFT算法有著廣泛的應用。目前現有的文獻大多致力於研究利用FFT算法做有關信號處理、參數估計、F+FT蝶形運算單元與地址單元設計、不同算法的FFT實現以及FFT模型優化等方面。
  • 聲納圖像動態範圍擴展與FPGA實現
    基於課題組研製的多波束成像聲納原理樣機的研製,分析了數據動態範圍壓縮導致圖像細節丟失的原因及其對成像質量的影響,採用JPL快速平方根近似算法改善了開方運算FPGA實現過程的資源佔用和系統延時。最後,對改進設計方案進行了實驗驗證,通過多波束成像聲納系統的消聲水池實驗證明了本文動態範圍擴展方法的有效性和可行性,系統成像質量改善明顯,達到優化設計的預期目標。
  • 一種基於FPGA的實時紅外圖像預處理方法
    摘要:由於紅外圖像預處理算法自身的複雜性,使得紅外圖像在DSP中的預處理時間較長。針對這一問題,提出一種基於FPGA的實時紅外圖像預處理方法。
  • 用FPGA實現FFT算法(圖)
    當n較大時,因計算量太大,直接用dft算法進行譜分析和信號的實時處理是不切實際的。快速傅立葉變換(fast fourier transformation,簡稱fft)使dft運算效率提高1~2個數量級。其原因是當n較大時,對dft進行了基4和基2分解運算。fft算法除了必需的數據存儲器ram和旋轉因子rom外,仍需較複雜的運算和控制電路單元,即使現在,實現長點數的fft仍然是很困難。
  • 基於FPGA IP核的FFT實現與改進
    驗證結果表明,系統性能良好,改進效果明顯。本文引用地址:http://www.eepw.com.cn/article/201610/306475.htmFFT是離散傅立葉變換(DFT)的一種快速算法,被廣泛應用於頻譜分析、音頻編碼、圖像處理等數位訊號處理領域。FFT運算複雜,需要大量的存儲器和運算單元,其硬體實現平臺多種多樣。DSP需要外置存儲器和特定接口,限制了運算速度。
  • 基於FPGA的實時中值濾波器硬體實現
    在許多實際應用場合,如高清視頻監控、X光圖像的降噪等,需要快速且實時地進行中值濾波,軟體實現達不到實時處理的要求,因此選用硬體實現。 在硬體實現上,文獻[1]、[2]等採用行延遲的方法形成鄰域數據,以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。
  • 基於FPGA的結構光圖像中心線提取
    實驗表明採用FPGA 實現圖像處理的專用算法能滿足圖像數據進行實時準確提取的要求。實驗表明採用FPGA 實現圖像處理的專用算法能滿足圖像數據進行實時準確提取的要求。基於數字圖像處理的特點是處理的數據量非常大,處理非常耗時。所以本文研究了在FPGA上用硬體描述語言實現圖像的中心線提取算法,採用了極值法、閾值法和重心法相結合的中心線提取方法。通過功能模塊的硬體化,以便高速提取結構光中心線。結果表明,實驗系統達到了基於視頻速度的應用要求。
  • 基於IEEE802.1 6e標準的LDPC編碼器設計與實現
    摘要 根據IEEE802.16e標準中對LDPC碼的定義,利用FPGA對編碼器進行了實現。所採用的算法使用了線性複雜度編碼,降低了邏輯資源佔用量,並提高了編碼速度。關鍵詞 IEEE 802.16e標準;低密度奇偶校驗碼;編碼器 1962年Gallager在對糾錯編碼的研究中提出了LDPC碼,但是由於當時的硬體條件不足,直到90年代末隨著超大規模集成電路的推廣才真正為人們所重視。
  • 基於FPGA的無損圖像壓縮系統設計
    編者按:  摘要:本文簡要介紹了圖像壓縮的重要性和常用的無損圖像壓縮算法,分析了快速高效無損圖像壓縮算法(FELICS)的優勢,隨後詳細分析了該算法的編碼步驟和硬體實現方案,最後公布了基於該方案的FPGA性能指標。
  • 基於FPGA的RCN226絕對式編碼器通信接口設計
    絕對式編碼器廠家大多為其編碼器配套了接收晶片,實現串行編碼到並行編碼的轉換,便於控制器的讀取操作。但是此類晶片通常價格比較昂貴,大約佔絕對式編碼器價格的四分之一。目前國內外高端交流伺服系統中普遍採用FPGA+DSP結構。
  • 基於Verilog HDL的SPWM全數字算法的FPGA實現
    實現SPWM控制算法的方法很多,其中模擬比較法因電路複雜、且不易與數字系統連接而很少採用;傳統的微處理器因不能滿足電機控制所要求的較高採樣頻率(≥1 kHz)而逐漸被高性能的DSP硬體系統所取代,但該系統成本高、設計複雜。
  • 基於FPGA高精度浮點運算器的FFT設計與仿真
    摘要 基於IEEE浮點表示格式及FFT算法,提出一種基2FFT的FPGA方法,完成了基於FPGA高精度浮點運算器的FFT的設計。利用VHDL語言描述了蝶形運算過程及地址產生單元,其仿真波形基本能正確的表示輸出結果。
  • 全網同步監測裝置GPS接口模塊的改進設計與實現
    電力系統全網同步監測裝置[1]以基於GPS精確授時技術的PMU(相量測量單元)裝置為基本組件,用於解決黑龍江東部電網窩電問題的區域穩定控制系統,是其在工程的一個具體應用。區域穩定控制系統自1997年3月投運以來,有效地提高了黑龍江東部電網的運行極限,同時也為全網同步監測裝置和GPS精確授時技術在電力系統中的廣泛應用積累了豐富的實際經驗。電力系統全網同步監測裝置中GPS接口板的高可靠性和高準確性是整個裝置正常工作的必要前提。對GPS接口板的改進和完善是優化全網同步監測裝置整體性能的關鍵步驟。
  • 如何在FPGA中實現狀態機
    FPGA常常用於執行基於序列和控制的行動,比如實現一個簡單的通信協議。對於設計人員來說,滿足這些行動和序列要求的最佳方法則是使用狀態機。狀 態機是在數量有限的狀態之間進行轉換的邏輯結構。一個狀態機在某個特定的時間點只處於一種狀態。
  • 基於FPGA的FFT算法硬體實現
    基於FPGA的FFT算法硬體實現
  • 基於fpga二維小波變換核的實時可重構電路
    項目背景及可行性分析本文引用地址:http://www.eepw.com.cn/article/266432.htm  2.1 項目名稱及摘要:  基於fpga二維小波變換核的實時可重構電路  現場可編程門陣列為可進化設計提供了一個理想的模板