一文看懂 | 晶片是怎麼來的?_企業動態_新聞中心_RFID世界網

什麼是晶片？

 

 
晶片是半導體元件產品的統稱，是電子學中將電路小型化的一種方式。雖然，在日常生活中，我們常將晶片、集成電路和半導體混同使用，但它與半導體和集成電路其實略有不同，通常半導體指的是一類材料的總稱，集成電路是用半導體材料加工而成的小型化電路的大型集合，而晶片則是由一種或多種類型的集成電路形成的產品。如果將其映射到生活中，那么半導體是纖維，集成電路布料，而晶片則是衣服，這樣是不是很好理解了呢？

時間軸上的 「芯」路歷程

 

圖源：Computer History Museum

從上述定義可知，講晶片的發展史，核心就是要講清楚半導體材料和集成電路的發展史。

集成電路的早期概念可以追溯到 1949 年，當時來自西門子的一位德國工程師 Werner Jacobi 在助聽器中採用了一個專利，在該專利中就提到了在三級放大器中實現了五個電晶體排布在同一基板上的技術，並實現了助聽器的小型、低價化。

1952 年，一位名叫 Geoffrey Dummer 的英國國防部皇家雷達局科學家在華盛頓質量電子元件進展研討會上向公眾提出了集成電路的概念。電工實驗室的 Sidney Darlington 和 Yasuro Tarui 又進一步提出了類似的晶片設計，只是此時的集成電路還是非電氣隔離的。

1957 年，貝爾實驗室的 Mohamed M. Atalla 開發出了通過熱氧化使矽表面實現電穩定的表面鈍化工藝，該表面鈍化工藝隔離了單個的二極體和電晶體，從而使矽基單片集成電路晶片成為可能。

1958 年，來自德州儀器的 Kilby 成功演示了集成電路的第一個工作示例，並於次年申請了發明專利，該專利後來榮獲了 2000 年諾貝爾物理學獎，但是該集成電路的工作需要外部連線的配合才能實現工作，也就只能算是混合集成電路，談不上真正意義上的單片集成電路晶片。

1959 年，仙童半導體的 Jean Hoerni 在表面鈍化工藝的基礎上實現了平面工藝，來自 Sprague Electric 的 Kurt Lehovec 將隔離技術擴展到單個矽片上的獨立電晶體。說白了就是，每個電晶體儘管是嵌入到了同一塊矽上，卻都能獨立運行。在此基礎上，同樣來自 Sprague Electric 的 Robert Noyce 同年發明了世界上第一款單片集成電路晶片。

1960 年，貝爾實驗室的 Mohamed M. Atalla 又提出了 MOS 集成電路晶片，對比雙極性電晶體，MOSFET 更易形成電氣隔離。

MOS 集成電路的出現奠定了當代集成電路晶片的基礎，隨著技術的不斷精進，到 1964 年，MOS 晶片已實現了比雙極晶片更高的電晶體密度和更低的製造成本。

MOS 晶片的複雜度進一步以摩爾定律所預測的速度在增加，從 1960 年代後期的大規模集成（LSI），經歷 1970 年代的超大規模集成（VLSI），到 1980 年代的超大規模集成（VLSI）和甚大規模集成（ULSI），再到現在最頂尖的 7nm 技術和系統級晶片。在這過程中，我們經歷了一次前所未有的科技革命，晶片或者說集成電路徹底改變了人們的工作、生活方式。

一群矽基晶片的誕生過程：設計+製造+測試

 
來源：知網論文

設計篇

 
圖源：einfochips

規格制定

在晶片設計公司內部，設計一枚晶片的第一步是通過管理和數據分析起草一份提案，使該該設計能從一開始就滿足行業細分要求。此時高層設計人員會開會，進行可行性分析，並在此基礎上確定晶片的功能和運行方式，並確定性能、功能、物理尺寸、製造技術和設計技術等主要設計參數。

架構定義

定義系統的基本規範，比如浮點單元等；確定要使用的系統，比如精簡指令集計算機（RISC）或複雜指令集計算機（CISC）；敲定 ALU 緩存大小的數量等。

功能設計

定義系統的主要功能單元，從而有助於識別單元之間的互連要求，還有每個單元的物理、電氣規格。

邏輯設計

開發出布爾表達式、控制流、字寬、寄存器分配等，並採用 VHDL 或 Verilog HDL 硬體描述語言將功能用代碼描述出來，形成寄存器傳輸級別（RTL）代碼。

電路設計

邏輯設計給出了簡化的邏輯實現，而電路設計則是以網表的形式進一步將該邏輯表示出來，網表通常由門、電晶體和各種互連組成，而電路設計的效果可以由仿真得到。

物理設計

在此步驟中實現了網表到其幾何表示的轉換，其結果稱為布局，它可以從功能上對綜合後的網表進行驗證。此步驟遵循一些預定義的固定規則，例如 lambda 規則，該規則提供了組件大小、比例和間距等確切的詳細信息。下一步是對完成布線的物理版圖進行功能和時序上的驗證，驗證項目通常包括 LVS、DRC、ERC 等，當然還包括一些功耗分析以及可製造性分析。

設計工藝導出

這是晶片設計的最後一步，即將設計工藝文件按照晶片代工廠的要求導出來，設計公司保留原設計稿可做靈活性的修改，而相對定版的工藝文件——物理版圖以 GDS II 的文件格式交由晶片代工廠作為製造依據。

製造與測試篇

 
圖源：Joseph A. Elias, PhD

打開工藝的捲軸，裡面記錄了沙子的升華史，我們通過它，了解到了晶片是如何製成的。

提煉單晶矽錠

 
圖源：VIDHYARTHE

最廉價的矽來源非沙子莫屬，因此半導體材料中採用的矽元素就是從沙子（SiO?）中提取出來的。通常，生產單晶矽錠的公司會將沙子從的矽元素提取出後來經過高溫整形、多次提純等手段得到電子級矽（EGS），純度為 99.9999%。然後將純矽在 1400oC 的鍋中融化，把包含所需晶體取向的小晶種插入熔融的矽中，再緩慢地（1 毫米 / 分鐘）拔出，這樣矽晶體就被製造成了圓柱形的單晶矽錠，單個單晶矽錠的重量約為 100 公斤。

晶圓加工

 
圖源：Cismst

晶圓加工主要包含兩個步驟，第一步是將單晶矽錠橫向鋸成圓盤，再進行拋光和晶體定向，得到如鏡面般平整的晶圓。第二步是對晶圓進行熱氧化，這個時候純矽會經過充氧的高溫爐，從而在表面形成一層很薄的二氧化矽，作為電晶體的進時柵極氧化物層。

光刻

 
圖源：Nikon

所謂的光刻工藝包括掩膜和光蝕刻兩個部分。首先是將具有抗光蝕能力的光刻膠塗敷到晶圓上，在矽基表層形成電路圖案，然後利用光對準器將晶圓對準掩膜，晶圓將透過掩膜鏤空部分暴露在紫外線下，此時暴露部分的光刻膠變成可溶狀態，從而將掩膜版上的電路結構臨時複製到矽基上。

刻蝕

 
圖源：SlideShare

按光刻機刻出的電路結構，在矽片上進行微觀雕刻，刻出溝槽或接觸孔。具體來說，刻蝕是利用顯影后的光刻膠圖形作為掩模，再藉助化學液體或等離子體在襯底上腐蝕掉一定深度的薄膜物質，隨後得到與光刻膠圖形相同的集成電路圖形。

離子注入

 
圖源：格芯

離子注入是晶片製造工藝中的一種重要的摻雜技術，也是控制 MOSFET 閾值電壓的一個重要手段。通常是在真空、低溫的環境下，將磷化氫或三氯化硼雜質離子加速，獲得有一定動能的雜質離子，然後將離子束攝到敷有光刻膠掩膜的晶圓上。有光刻膠掩蓋的部分，離子束無法穿透光刻膠而被阻擋開來；沒有掩蓋的部分，離子束會被注入到襯底上，實現摻雜，而摻雜深度取決於離子束的能量。最後，在離子注入完成後，必須進行光刻膠的徹底清除工作，才能進入下一環節。

金屬化

 
圖源：Pinterest

金屬化指的是採用沉積等方式將金屬薄膜沉積到晶圓上，再通過金屬薄膜光刻，形成表面金屬連線，將各個元器件連接到一起的工藝。因此第一步就是要刻蝕出接觸孔。第二步是製備金屬薄膜，主要導電金屬材料可能是鋁合金或金，手段通常包括蒸發、濺射、金屬 CVD 以及電鍍等，目前金屬 CVD 因具有很強的臺階覆蓋能力、良好的高深寬比接觸和無間隙式的填充特性而受到廣泛應用。第三步是採用光刻和刻蝕工藝或剝離技術去除布線以外的部分，形成相互連接的金屬導線。第四步是進行合金化的熱處理，從而保證晶片和金屬之間有較好的導電性。最後是平坦化，減少因晶圓表面的不平整度帶來的光傳播的精確度受損，從而影響其準確地進行圖形製作的一種工藝。這種工藝不僅會被用到表層，當金屬層增加的時候也會被用到中間層中。

晶圓測試

 
圖源：知乎

當載有集成電路的晶圓加工出來之後，需要對其進行測試，主要目的是減少封裝的成本，提早篩選出有問題的集成電路模塊（晶片原型）。具體操作是採用探針測試平臺，在無塵室中根據事先定義好的測試點對晶片原型進行交直流、光照等電氣性能測試。該測試通過治具可以對測試平臺上的晶圓進行一次性測試，而無需對晶片逐一進行，因此測試效率較高。

切割與封裝

 
圖源：The CPU Shack

每個晶圓都包含數百至上萬個晶片，通過金剛石鋸將晶圓切割成單片，經過減薄工序，然後針對每一個單片（晶片）進行電氣測試。如果測試結果有問題，這顆晶片就會被丟棄；如果測試結果合格，該晶片就會被送去封裝。在封裝前，將會使用顯微鏡對晶片進行復檢，只有通過復檢的晶片才會被真正封裝起來。

封裝測試

 
IC tester | 圖源：Agilent

對於晶片來說，出廠前測試主要包含三個方面，前兩項分別是晶圓測試和晶片測試，這兩項在上一節中已經描述過了（見「切割與封裝」章節）。而這裡重點要將的其實是第三項測試：封裝測試，也就是晶片出廠前測試。據統計，這三項測試將會佔據整個晶片生產成本的比例高達 1/4 至 1/2。

此時的待測晶片已經包裹了一層封裝，沒有那麼脆弱了，因此對於測試環境要求也沒有那麼嚴苛，不需要無塵室測試了。但是對於封裝測試而言，由於封裝本身的阻擋，測試探針無法觸及晶片內部，測試範圍受到限制的同時，也增加了測試的複雜度。

話不多說，一般的晶片封裝測試包括各種環境下的消耗功率、發熱量、運行速度、耐壓度等多項電氣特性測試，在測試過程中往往需要大量的編程、燒錄驗證工序。有的時候根據客戶的要求，也會做一些針對性測試，看是否滿足客戶的需求。當測試結果一切正常，該晶片就會被打上規格、型號及出廠日期等絲印，等待打包出廠了。

國內外發展現狀

晶片市場行情

據 IC Insights 數據顯示，IC 市場在不斷擴大，成為越來越重要的 GDP 驅動力，預計 2019-2024 年的相關係數將達到 0.90，高於 2010-2019 年的 0.85。

 
圖源：IC Insights

晶片設計

對於晶片設計而言可分為兩大部分來講，第一部分是 EDA（電子設計自動化）工具，第二部分是晶片設計。

首先來談一談EDA 工具，根據電子系統設計（ESD）聯盟市場統計服務（MSS）發布了關於 EDA 行業 2019 年第二季度的調查報告顯示，EDA 行業 2019 年第二季度收入為 24.721 億美元，同比 2018 年第二季度的 23.185 億美元，總體呈現增長態勢，增長幅度為 6.6%。同時，將最近四個季度與前四個季度相比，四個季度的移動平均值增長了 6.0%。可見 EDA 工具需求度在不斷上漲，市場前景廣闊。然而從市場分布的角度看，卻不太樂觀。怎麼說？目前全球 EDA 市場主要由 Cadence、Synopsys 和被西門子收購的 Mentor Graphics 三大巨頭壟斷，它們佔全球市場的份額超過 60%。而中國的 EDA 工具產業卻缺乏與先進工藝結合的機會，從而步步落後，缺少深亞微米的 EDA 成體系的設計平臺。

 
圖源：行芯科技

其次我們來談一談晶片設計，從市場分布的角度來講，高通是當之無愧的手機晶片霸主，而計算機、伺服器 CPU 則是由英特爾和 AMD 分食，對比之下，我國能拿得出手的應該就是華為的麒麟系列了。但明明我們大多數工程師都採用了和國外相同的 EDA 軟體，除了 IP 限制以外，我想阻礙我國在晶片設計行業大展拳腳的最大因素肯定就是晶片設計高端人才了。但是人才不是一朝一夕能培養出來的，尤其是模擬晶片行業。相對來說，數字晶片由於經驗依賴性小，是我國目前主攻的部分，尤其是 AI 時代的到來，以及中美貿易戰的警鐘督促，讓本土晶片廠商尋到了一絲契機。

晶片製造、測試

從標題我們就可以看出本章節將會從晶片製造和封裝測試兩個角度來剖析。

我們從晶片製造談起，晶片行業應對晶片需求量上漲的方式不是增加單位晶圓的晶片數量，而是在不斷增加晶圓的數據總量。據 IC Insights 預測，2020 年可能增加多達 1790 萬個晶圓（200 mm 當量）的新 IC 產能，2021 年將再增加 2080 萬個晶圓的產能。

 
圖源：IC Insights

當然，如果有的人說，現在不是在不斷擴大晶圓的尺寸嗎？沒錯，但其主要目的是為了降低成本，而非應對數量需求上漲的主要手段。

就目前晶圓代工（晶片製造）市場而言，目前全球主流的幾家晶圓代工廠包括臺積電、英特爾、三星、格芯和中芯國際。據統計，他們的工藝進階如下圖所示：

大家可以發現，對於晶片製造廠商而言，除了晶片 nm 級工藝以外，良率也是他們生產製造能力的主要考量因素。

我國在晶片製造行業雖顯落後，但近些年的奮起直追，也誕生了像中芯國際、華虹半導體這樣的本土巨頭，成績也算顯著。只是在晶片製程設備方面還顯沉重，尤其是光刻機這一塊，已經成為制約我國晶片製造業的最大痛點。但在沉重中又有一絲欣慰，這欣慰來自於尹志堯等愛國人士的付出，他們的努力是我國的刻蝕設備走上了國際頂尖水平，目前已攻破 5nm 難關。

接下來，我們再來談一談封裝測試，從全球範圍來看，封裝測試市場排名世界第一的是臺灣地區的日月光公司，而出於成本和市場的考慮，不少半導體廠商選擇將封測廠轉移到中國，因此國內封測產業已經具備了一定的規模和技術基礎。立足中國，差距在不斷縮小，本土的長電科技、華天科技和通富微電發展也不錯，對比晶片設計、製造行業而言，封測可以說是晶片產業中國內發展較好的一塊了。

寫在最後

對於晶片行業或者說集成電路行業來說，缺的從來不是市場，而是工藝、技術的比肩。對於像中國這樣的發展中國家而言，我們從前落後，但當下我們可以抓住 AI 的機遇，讓自己從低端市場向高端市場爬坡，挑戰是不可避免的，沉下心來做技術才能成就一個產業。未來，無人可知，吾輩只需努力！

1