Radeon VII沒有完整的FP64雙精度浮點功能,然而這沒什麼所謂

2020-12-05 超能網

AMD在CES 2019上推出了全新的Radeon VII顯卡,這是全球首款7nm工藝製造的遊戲顯卡,採用第二代Vega架構,擁有60組NCU,共計3840個流處理器,配備了16GB HBM2顯存,帶寬達到了1TB/s,是現有RX Vega 64的兩倍多,總體性能也提升了25-30%之間,AMD在官方的PPT上表示這款顯卡不只是遊戲卡,但實際上他和專用的企業級產品Radeon Instinct MI60/MI50還是有很明顯的區別的,Radeon VII並沒有完整的FP64雙精度浮點功能。

TECHGAGE的記者在採訪AMD產品銷售總監Sasa Marinkovic的時候問到關於FP64雙精度計算的問題,得到否定的答案,Radeon VII的FP32單精度浮點運算能力為13.8TFLPS,但FP64雙精度只有862GFLOPS,只有單精度的16分之1,就和RX Vega一樣,而Radeon Instinct MI50的雙精度運算能力則是6.7TFLPS。

雖然說答案有點讓人失望,但是在遊戲顯卡上FP64雙精度浮點運算能力並沒有什麼用,實際上平常使用時很少用得上這東西,遊戲是基本用並上的,日常的各種顯卡加速功能也用不上,只有在模擬和財務分析時雙精度浮點運算才有用處,這是普通遊戲玩家用不上的,只有大規模的科學運算才用得著,所以你也只能在專業卡上看到完整的雙精度浮點運算功能。

當然了,雖然說Radeon VII的FP64功能不是完整的,但它依舊比NVIDIA的遊戲卡要強,NVIDIA最強的遊戲卡TITAN RTX峰值為509GFLOPS,而RTX 2080 Ti則只有420GFLOPS,當然了雙精度浮點運算最強的遊戲卡其實是TITAN V,它可提供7.45TFLPS的峰值能力,因為NVIDIA並沒有對它做限制。

相關焦點

  • 單精度、雙精度和半精度浮點格式之間的區別
    ,不知道大家對這些還有沒有印象? NVIDIA Tensor Core GPU 支持多精度和混合精度技術,能夠讓開發者優化計算資源並加快 AI 應用程式及其推理功能的訓練。 2 單精度、雙精度和半精度浮點格式之間的區別 IEEE 浮點算術標準是用來衡量計算機上以二進位所表示數字精度的通用約定
  • 新VEGA顯卡靠砍FP64雙精度來證明其是遊戲卡
    AMD的新VEGA顯卡Radeon VII的規格非常強悍,即使它沒有光追或人工智慧AI,TSMC的7nm全新工藝以及16GB容量的四顆全規格HBM2顯存還有其贈送180美刀的遊戲也讓它值回699美元的票價。
  • Xilinx Vivado HLS中Floating-Point(浮點)設計介紹
    編碼風格 1.1 單雙精度浮點數學函數 #include float example(float var) { return log(var); // 雙精度自然對數 } 在C設計中, 這個例子, Vviado HLS 生成的RTL實現將輸入轉換成雙精度浮點,並基於雙精度浮點計算自然對數
  • MSSQL數據類型-浮點數據類型 (real、float、decimal、numeric)
    浮點數據類型包括real型、float型、decimal型和numeric型。浮點數據類型用於存儲十進位小數。在SQL Server 中浮點數值的數據採用上捨入(Round up)的方式進行存儲,所謂上捨入也就是,要捨入的小數部分不論其大小,只要是一個非零的數,就要在該數字的最低有效位上加1,並進行必要的進位。由於浮點數據為近似值,所以並非數據類型範圍內的所有數據都能精確地表示。real型數據的存儲大小為4個字節,可精確到小數點後第7位數字。
  • freescale單片機單精度浮點與16進位與ascii之間的轉換
    //---將單精度浮點轉換成unsigned char數組,然後將unsigned char數組轉換成ascii碼字符串float BallData[8] = {-8.925133};
  • 基於FPGA高精度浮點運算器的FFT設計與仿真
    摘要 基於IEEE浮點表示格式及FFT算法,提出一種基2FFT的FPGA方法,完成了基於FPGA高精度浮點運算器的FFT的設計。利用VHDL語言描述了蝶形運算過程及地址產生單元,其仿真波形基本能正確的表示輸出結果。
  • 基於FPGA的高速流水線浮點乘法器設計與實現
    因此,為了進一步提高微處 理器性能,開發高速高精度的乘法器勢在必行。同時由於基於IEEE754 標準的浮點運算具 有動態範圍大,可實現高精度,運算規律較定點運算更為簡捷等特點,浮點運算單元的設計 研究已獲得廣泛的重視。
  • java float double精度為什麼會丟失?淺談java的浮點數精度問題
    問題大概情況可以通過如下代碼理解:得到的結果如下:f=2.0015E7d=2.0015E7d2=2.0014999E7從輸出結果可以看出double 可以正確的表示20014999 ,而float 沒有辦法表示20014999 ,得到的只是一個近似值。這樣的結果很讓人訝異。
  • 浮點運算為什麼不準?大數運算中也更有優勢
    然而當你把這個問題拋給可以計算出圓周率小數點後上百位、擁有超強算力的計算機的時候,結果總是非常迷。你會發現,使用double或者float得出的計算結果,總是跟我們的預期有一點點差距,這就使得浮點運算容易讓人覺得「不精確」。實際上,因為我們人類理解的數字是十進位,而計算機理解的數字是二進位。
  • 基於複數浮點運算的協方差矩陣的FPGA實現
    在充分應用FPGA並行處理能力的同時,為了擴展數據處理的動態範圍,減少數據溢出機率,避免數據截斷所產生的誤差,提高協方差矩陣的運算精度以及擴展該運算的通用性。本文以空間譜估計作為研究背景,研究了複數據運算和浮點運算的特點,提出了一種適用於任何陣列流型、任意陣元的基於複數浮點運算的協方差矩陣的FPGA實現方案。
  • 浮點運算為什麼耗時很多?
    浮點運算就是實數運算,因為計算機只能存儲整數
  • 雙精度(64位)浮點數轉單精度(32位)浮點數
    1、浮點數格式: 64位浮點數(雙精度)格式為:(來自:http://baike.baidu.com/item/雙精度浮點數)
  • ARM 浮點運算詳解
    一:早期ARM上的浮點模擬器:早期的ARM沒有協處理器,所以浮點運算是由CPU來模擬的,即所需浮點運算均在浮點運算模擬器(float math emulation)上進行,需要的浮點運算,常要耗費數千個循環才能執行完畢,因此特別緩慢。
  • 基於FPGA的複數浮點協方差矩陣實現
    因此,在充分應用FPGA並行處理能力的同時,為了擴展數據處理的動態範圍,減少數據溢出機率,避免數據截斷所產生的誤差,提高協方差矩陣的運算精度以及擴展該運算的通用性。本文以空間譜估計作為研究背景,研究了複數據運算和浮點運算的特點,提出了一種適用於任何陣列流型、任意陣元的基於複數浮點運算的協方差矩陣的FPGA實現方案。
  • 三菱PLC浮點運算應用指令
    浮點運算應用指令能實現浮點數的轉換、比較、四則運算、開方運算、三角函數等功能,浮點運算應用指令大都為32位指令。一、二進位浮點比較與區間比較指令本文引用地址:http://www.eepw.com.cn/article/201612/331348.htm二進位浮點比較ECMP指令比較源操作數S1與源操作數S2內的32位二進位浮點數,根據大小一致比較結果,對應輸出驅動目的操作數D指定軟元件開始的連續3個位軟元件的狀態,二、二進位浮點數與十進位浮點數轉換指令二進位浮點數轉換為十進位浮點數
  • Quadro K6000:首個完整GK110核心霸氣降臨
    (當然ROP單元還是48個)Quadro K6000的核心頻率也不低,達到了900MHz(GTX Titan 837-876MHz/Tesla K20X 732MHz),單精度浮點性能高達5.2TFlops,相比此前最強的Tesla K20X提高了超過30%。
  • Radeon HD 5770/5750正式發布 DX11走向主流
    Radeon HD 5700系列核心開發代號Juniper,仍由臺積電採用40nm工藝製造,相當於Cypress Radeon HD 5800規格上砍掉一半的產物,但完整保留了DirectX 11、OpenGL
  • 超低功耗浮點DSP TMS320C6745/47的特點性能及應用範圍
    三款組件均以TI C674x DSP核心為基礎,具備浮點優勢與過去定點裝置獨具的聯機外圍、低功耗及低成本等特性。 新的C6745、C6747 DSP及OMAP-L137應用處理器包含USB 2.0/1.1、10/100乙太網絡及多媒體適配卡/安全數字(MMC/SD)外圍,開發人員可輕鬆地在設計中加入聯機功能選項。