FinFET 與多重圖案拆分影響下的布局和布線

2020-12-06 美通社

上海2014年6月23日電 /美通社/ -- 電子設計自動化技術的領導廠商 Mentor Graphics 近日發布一份題為《FinFET 與多重圖案拆分影響下的布局和布線》的研究報告。中文版的報告全文可在 Mentor Graphics 的官方網站閱讀和下載：http://mentorg.com.cn/aboutus/view.php?id=262。

隨著高級工藝的演進，電路設計團隊在先進的晶片上系統內加載更多功能和性能的能力日益增強。與此同時，他們同樣面臨許多新的設計挑戰。多重圖案拆分給設計實施過程帶來了許多重大布局限制，另外為降低功耗和提高性能而引入 FinFET 電晶體使之更加複雜，因為它對擺設和布線流程帶來了更多的限制。適用於高級工藝設計的物理實現工具必須針對引入多重圖案拆分和 FinFET 後的擺設、布線、DFM、提取和時序進行增強。

對布線的挑戰

包括多重圖案拆分規則在內的設計規則的複雜性和數量已經顯著提升，這對布線程序提出了巨大的挑戰。FinFET 同樣帶來了更多限制，例如電壓閾值感知間隔、植入層規則等。這些因素將影響擺設、布局規劃和優化引擎，還會直接影響設計的利用率和面積。多重圖案拆分收斂和時序收斂相互依存，可以增加設計收斂時間。

布線程序必須能夠自動理解顏色，檢測並修復多重圖案拆分違規，還能夠對其進行驗證。傳統的 DRC 違規往往是局部的，多重圖案拆分違規與之不同，如圖1所示，它們在本質上可能是全局性的，不僅會影響多個形狀，還會在奇迴路修復過程中使計算變得極其密集和困難。對布局的任何幹擾都有可能產生新的多重圖案拆分違規，使信號完整性收斂和多重圖案拆分收斂變得極具挑戰性。

由於預先存在的形狀、電源和接地軌道可能導致較長的利用密集內存進行驗證的運行時間，因此需要特別考慮金屬1層的布線選擇。像非優選慢移這樣的傳統技術不能用於解決可布線性問題，因為多重圖案拆分中禁止使用這些技術。多重圖案拆分利用軟規則來預防問題，這的確減少了出現多重圖案拆分奇迴路的可能性，但是僅僅依賴預防會使設計變得非常被動。高效的多重圖案拆分收斂需要對布線程序架構進行更新，新架構要有自己的本地色調、驗證和衝突解決引擎。

對擺放的挑戰

實現工具需要考慮流程的每個階段的雙重圖案拆分限制和 FinFET 布局限制之間的相互作用，包括擺放、布線和優化。工具必須遵守大量位置和路徑布局規則，例如定位時標準單元和宏的鰭網格對齊規則、最小面積間隔規則以及源極-漏極對接規則。在擺放期間，全局布線程序必須考慮這些規則，同時計算雙圖案結構層上的資源。通常情況下，這意味著這些層上部署的網數會更少，不像基本負載/容量計算中的那樣多。準確對針腳密度建模的能力是非常重要的，因為各個單元需要隔開以便輕鬆實現線與針腳的連接。在擺放期間，實現工具還必須對擁塞進行建模，提前對擁塞進行估計必須很好地關聯詳細的布線結果。

對優化的挑戰

通常，優化高級工藝設計是為了在不影響面積大小的前提下獲得較佳的性能和功耗。由於存在嚴格的多重圖案拆分和 FinFET 規則和限制，設計利用率和面積日益成為設計團隊眼中更大的挑戰。儘管 FinFET 大大降低了總功耗，但是由於寄生電阻和電容以及針腳電容均有所提高，動態功耗成分更高（與漏電相比）。多重圖案拆分和時序收斂解決方案之間存在衝突，信號完整性收斂因而變得更加困難。有時設計師可以結束兩者之間的「桌球效應」，但這意味著每個已有違規上又出現了新的違規。為了避免這種問題，工具就需要使用新的技術，因為布線擴展和非優先慢移等老技術已經不再有效。優化引擎必須自動了解多重圖案拆分和 FinFET 規則，以便同時解決功耗、性能和面積上的要求。

結論

由於多重圖案拆分的引入、FinFET 設備、複雜的 DRC/DFM 要求，更多的設計尺寸和多個設計目標等等因素，使高級工藝設計面臨一系列重大設計挑戰。欲查看關於高級工藝的物理實現的更多信息，請訪問 http://go.mentor.com/3n9s5。

作者簡介

Arvind Narayanan 是 Mentor產品營銷經理。他擁有密西西比州立大學 (Mississippi State University) 電子工程碩士學位和杜克大學 (Duke University) 工商管理碩士學位。他在 UPF 活動中也表現得非常活躍。

Photo - http://photos.prnasia.com/prnh/20140620/0861404324-a

Photo - http://photos.prnasia.com/prnh/20140620/0861404324-b

相關焦點

  • PCB布局布線的相關基本原理和設計技巧
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。 下面涵蓋了PCB布局布線的相關基本原理和設計技巧，以問答形式解答了有關PCB布局布線方面的疑難問題。 1 PCB布局布線的相關基本原理和設計技巧 1、[問] 高頻信號布線時要注意哪些問題？
  • PCB布局布線的相關基本原理和設計技巧100問
    在電子產品設計中，PCB布局布線是最重要的一步，PCB布局布線的好壞將直接影響電路的性能。 現在，雖然有很多軟體可以實現PCB自動布局布線。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的最基本的原則和技巧，才可以讓自己的設計完美無缺。
  • 手機射頻PCB板布局布線經驗總結
    當然，有許多重要的RF設計課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波，所以這些對手機的EMC、EMI影響都很大，下面就對手機PCB板的在設計RF布局時必須滿足的條件加以總結：1.1 儘可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來，簡單地說，就是讓高功率RF發射電路遠離低功率RF接收電路。
  • PCB布局布線的ESD抗擾能力測試和EMC設計
    打開APP PCB布局布線的ESD抗擾能力測試和EMC設計 佚名 發表於 2019-12-05 15:17:12 對於整機來說，ESD抗擾能力不僅僅來自晶片的ESD耐壓，PCB的布局布線，甚至與工藝結構也有密切關係。
  • 開關電源的電感選擇和布局布線
    開關電源的電感選擇和布局布線 胡薇 發表於 2018-05-18 10:44:50 開關電源（SMPS， Switched-Mode Power Supply
  • 利用FinFET優勢的六種方式
    通過優化的版圖和更短的走線來降低線電容。輸入電容的最小化可以通過利用給定的功能和頻率來選取最優化高度的設計單元庫來實現。標準設計單元能夠被構建在不同的高度下(整數倍的N、P fins)來滿足於不同模塊對於性能和可靠性的頻率要求。
  • 104條 PCB 布局布線技巧問答,助你畫板無憂!
    對一些信號布線長度要求必須嚴格等長，高速數字PCB板的等線長是為了使各信號的延遲差保持在一個範圍內，保證系統在同一周期內讀取的數據的有效性（延遲差超過一個時鐘周期時會錯讀下一周期的數據）。 那麼熱設計的目的是採取適當的措施和方法降低元器件的溫度和PCB板的溫度，使系統在合適的溫度下正常工作。 主要是通過減小發熱，和加快散熱來實現。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。 現在，雖然有很多軟體可以實現PCB自動布局布線。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!_騰訊新聞
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。 下面涵蓋了PCB布局布線的相關基本原理和設計技巧，以問答形式解答了有關PCB布局布線方面的疑難問題。
  • 綜合布線系統施工心得和問題詳解
    布線準備和步驟經驗 通常網絡工程經過調研，確定方案後，下一步就是工程的實施，而工程實施的***步就是開工前的準備工作：設計綜合布線系統實際施工圖，確定布線的走向位置，需要考慮諸如：隱蔽性，對建築物破壞（建築結構特點），在利用現有空間同時避開電源線路和其他線路，現場情況下的對線纜等的必要和有效的保護需求，施工的工作量和可行性（如打過牆眼等）
  • 有關弱電布線的基本知識
    在布線完成後需要達到互訪互通的效果，還需要使用專用的設備連接起來，網絡方面一般可以通過交換機或路由器來實現。在連接設備前我們可以通過一些工具檢查一下線路的連接，避免因為沒有檢查而導致在使用時出現問題不好整改。弱電線路要採用星型布線，從交換、分頻設備向各個埠放射。從布線施工簡單、維護方便考慮，最好各種設備放在同一個地方。
  • 開關電源的電磁幹擾分析 PCB布局及布線介紹
    開關電源的電磁幹擾分析 PCB布局及布線介紹 工程師3 發表於 2018-04-26 16:19:00 開關電源因體積小、功率因數較大等優點，在通信
  • 綜合布線弱電工程的布局中常用公式大全
    最近有朋友向菲尼特光通信專家諮詢，如何才可以確定弱電工程中線纜的用量，例如RJ45頭一般的需求量是多少和每個樓層用線量。其實類似這樣的問題都是需要依據實際來確定的。下面我們就一起來了解一下綜合布線弱電工程的布局中常用公式。
  • 去耦電容的選擇、容值計算和pcb布局布線詳解
    去耦電容的應用的非常廣泛，在電路應用過程中對於去耦電容的容值計算和PCB電路布局布線有一些我們必須要了解的技巧。 　　有源器件在開關時產生的高頻開關噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播，和將噪聲引導到地。
  • PCB布線淺談
    PCB差分走線PCB元器件布局及走線4.具體的布線：以線路迴路面積最小為原則。PCB布線的具體建議：1.元器件的擺放：元器件的擺放以電氣信號走向為主原則，兼之緊湊、整齊、美觀的要求。如一些IC的電源100nF濾波旁路電容，以靠近IC電源腳為佳。
  • Mentor工具被納入臺積電16納米FinFET製程技術參考流程
    臺積電16納米參考流程包含一些新功能，用於Olympus-SoC™布局與布線系統的16納米設計，以及Calibre®物理驗證和可製造性設計(DFM)平臺。臺積電和Mentor完成了V0.5設計規則手冊(DRM)及SPICE 16納米FinFET認證，並將繼續進行V1.0的認證。
  • PCB布線及表面處理工藝大盤點TOP8
    如何實現PCB高的布通率以及縮短設計時間，在這筆者談談對PCB規劃、布局和布線的設計技巧。 　　在開始布線之前應該對設計進行認真的分析以及對工具軟體進行認真的設置，這會使設計更加符合要求。 　　板的大小有助於確定層疊方式和印製線寬度，實現期望的設計效果。目前多層板之間的成本差別很小，在開始設計時最好採用較多的電路層並使敷銅均勻分布。 　　2 設計規則和限制 　　要順利完成布線任務，布線工具需要在正確的規則和限制條件下工作。要對所有特殊要求的信號線進行分類，每個信號類都應該有優先級，優先級越高，規則也越嚴格。
  • Word表格怎麼合併拆分?
    本期與大家分享的如何拆分和合併表格技巧，希望大家喜歡。一、Word表格的合併1、單元格的合併如何將幾個單元格合併成一個單元格？PS：合併單元格可以通過表格工具——布局——合併——合併單元格。2、表格的合併如何將兩個單元格合併在一起？
  • 新能源汽車板塊向好:多重驅動力助推 圍繞三方面布局
    分析人士指出，在歐洲市場電動化汽車提速，特斯拉國產化超預期背景下，我國新能源汽車產業鏈上的龍頭企業，作為全球優質製造資產的價值開始凸顯。業內人士表示，目前新能源市場仍持續處於退坡後的持續調整期，疊加二手新能源車的低價衝擊，造成相關各方在大規模生產和促銷新能源汽車的積極性上有所降低。但是仍要看到，新能源汽車是國家戰略性新興產業，中長期成長確定性高，雖然行業景氣受到補貼退坡的影響，短期存在一定的壓力，隨著未來更多產品推出、成本持續降低，中長期的向上趨勢不變。
  • PCB板布局之輸入電容器和二極體的配置
    輸入電容器和二極體的配置 接下來介紹的PCB板布局將以介紹電流路徑時使用的右側電路為基礎。請回憶本電路的同時看PCB板布局圖。 首先，配置最重要的元器件——輸入電容器和二極體。將CIN配置於背面時擔心紋波電壓増加 下面的Figure 3-d為CBYPASS和CIN配置於背面的布局。 本布局受導通孔的電感成分影響，電壓噪聲増加，因此絕對不可進行這樣的布局。