PCB布局布線的ESD抗擾能力測試和EMC設計

2020-11-23 電子發燒友

PCB布局布線的ESD抗擾能力測試和EMC設計

佚名 發表於 2019-12-05 15:17:12

ESD試驗作為EMC測試標準的一項基本測試項目，如果產品的前期設計考慮不足，加上經驗不夠的話，往往會讓人焦頭爛額。一般中小型企業，如果沒有專門的EMC工程師，往往這項工作就必須由硬體工程師來承擔。對於整機來說，ESD抗擾能力不僅僅來自晶片的ESD耐壓，PCB的布局布線，甚至與工藝結構也有密切關係。

常見的ESD試驗等級為接觸放電：1級——2KV;2級——4KV;3級——6KV;4級——8KV;空氣放電：1級——2KV;2級——4KV;3級——8KV;4級——15KV。本人所處的醫療電子行業，產品的ESD試驗一般要達到第3等級，即接觸6KV，空氣8KV。在整機ESD試驗方面，本人也搞過了幾臺不同型號的產品，也算搞出了一點眉目，總體的解決思想是把靜電流向地，現總結如下。

1. 電源加TVS管

特別是對於裸露在外的一些接口，比如USB、VGA、DC、SD卡等，對這些接口進行接觸放電時，靜電很容易就會「串」到電源線上，靜電由本來的共模變成了差模，此時電源上就會產生一個很高的尖峰，很多晶片都承受不了，發生死機，復位等問題。對於電源VCC的ESD保護，可以並接TVS管來解決。TVS管與穩壓二極體很相似，都有一個額定的電壓，不同的是它的響應速度特別快，對靜電有很好的洩放作用。例如對於USB接口（見圖1.1、圖1.2），VCC和外殼地之間並接5V的TVS管。相當於把電源和地鉗位在5V以內，這樣可以有效地把靜電電流導向地，達到效果很明顯。要注意的是布局布線的時候，TVS管要儘量靠近接口的位置，TVS的陰極以最近的路徑接到接口的外殼地（如果有的話）。

圖1.1

圖1.2

2. 對外接口信號線ESD保護

對外接口的信號線同樣需要保護，否則靜電經過信號線直接到達晶片IO管腳，雖然晶片的IO都有二極體保護，一般可以抵禦+-2KV的靜電，但是對於+-6KV的ESD接觸放電，就會遭遇損壞的風險。同樣是USB接口，如圖2.1，差分信號線D+和D-接了個ESD器件TPD4S012，實際上是與USB電源和地並接反向二極體，把電流導向USB電源或者地。

圖2.1

3. 敏感器件電源添加LC濾波

有些IC特別容易受靜電影響，進行ESD試驗時，總是發生復位或者死掉。究其原因，一般都是電源引腳受到幹擾。對此可以對其電源添加LC濾波。一般晶片的VDD管腳旁邊都會有一個去耦電容，但是這個去耦電容是沒有辦法有效攔截靜電的，甚至是幾十uF的鉭電容並接小電容，效果仍舊不佳。這時候，如果再串一個小電感，情況就得到很好的改觀。靜電放電會產生一個尖峰，同屬於高頻幹擾，LC可以很好地將高頻濾除，使通過電感之後的尖峰大大減弱，IC就不容易死機或者復位。

本人有一次對整機EMC整改，ESD試驗時，按鍵控制板的MCU老是復位。後來用示波器進行追蹤，發現是外部看門狗晶片發生復位，導致MCU復位。於是先在電源上並接TVS管，還是會復位;再在看門狗晶片VCC管腳旁並接22uF鉭電容，情況好一些，但還是會復位;最後再串接一個0.47uH的貼片電容，組成LC濾波（如圖3.1所示）。在+-6KV的ESD接觸放電下，就再也不會復位，而且工作正常。

圖3.1

4. PCB鋪地要求

PCB要儘可能多的鋪地。如果是雙面板，兩面都要大面積鋪銅，而且還要有足夠的地過孔;如果是四層板或以上，主要元件層的臨近平面層要設置成地層。比如四層板，如果主要元件在頂層，那麼分層為：頂層-》地層-》電源層-》底層;如果主要元件在底層，分層為：頂層-》電源層-》地層-》底層。

5. 接地要求

靜電要得到有效釋放，就要保證良好的接地。對於醫療電子，一般的醫療電子產品比如監護儀，機身後面都會有一個等電位接地端。在做ESD試驗的時候，這個接地端也是要接大地的，這樣就有了一個靜電快速洩放的途徑。如圖5.1，假如主電路板分為三個模塊：電源板，主控板和接口板，接口板的接口外殼地要和信號地分開，然後接口板的外殼地和等電位端用粗導線相連。系統的信號地可以從電源板的外殼地與信號地相連然後共用一根粗導線與等電位端相連。之所以沒有採用每塊板都分別接到等電位端的星形接地方法，是因為星形接地會形成接地環路，從而增加射頻噪聲和容易受電磁幹擾。

圖5.1

6. PCB布局布線

從原理圖的設計到PCB的布局布線，EMC的設計思想就應該在深深的腦海裡。設計出了好的原理圖，如果PCB布局布線不當，那麼出來的板子是失敗的。如果晶片的去耦電容離晶片的管腳很遠，那也就失去了去耦的作用。如果敏感信號的走線太長，就會引入意想不到的電磁幹擾。在抗ESD方面，敏感的器件或者信號線（如reset）應該遠離PCB邊緣，防止空氣放電直接幹擾到器件和信號線。PCB邊緣應該留有一定寬度的空隙或者鋪銅。
責任編輯；zl

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • ESD測試—EMC工程師「甜蜜」的負擔!Why?
    ESD試驗是EMC測試標準的一項基本測試項目，如果對於產品的前期設計考慮不周全，再加上經驗不夠的話，往往會讓人焦頭爛額。一般中小型企業，如果沒有專門的EMC工程師，往往這項工作就必須由硬體工程師來承擔。
  • PCB布局布線的相關基本原理和設計技巧
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。 下面涵蓋了PCB布局布線的相關基本原理和設計技巧，以問答形式解答了有關PCB布局布線方面的疑難問題。 1 PCB布局布線的相關基本原理和設計技巧 1、[問] 高頻信號布線時要注意哪些問題？
  • 如何畫雙層pcb板_雙層pcb板布線規則(操作技巧與案例分析)
    雙層pcb，意思是在一塊pcb板子的頂層和底層都畫導線。雙面板解決了單面板中因為布線交錯的難點（可以通過孔導通到另一面），即正反兩面都有布線，元器件可以焊接在正面，也可以焊接在反面，雙層線路板這種電路板的兩面都有元器件和布線，不容質疑，設計雙層PCB板的難度要高更多，下面我們來分析下雙層pcb板布線規則並分享給大家如何畫雙層pcb板。
  • PCB布局布線的相關基本原理和設計技巧100問
    在電子產品設計中，PCB布局布線是最重要的一步，PCB布局布線的好壞將直接影響電路的性能。 現在，雖然有很多軟體可以實現PCB自動布局布線。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的最基本的原則和技巧，才可以讓自己的設計完美無缺。
  • Ethernet 防雷及 ESD 保護設計
    氣體放電管乙太網Ethernet 防雷及 ESD 保護設計乙太網是現有區域網中最通用的通訊協議標準，由 Xerox 公司創建並由 Xerox、Intel 和 DEC 公司聯合開發的基帶區域網規範。過壓和各種靜電的危害通常是由：雷擊、臨近電線引起的感應和直接與電源線碰接或用戶設備故障所導致。這些危害可能危及電信網絡設備用戶和維護人員。因此電信設備供應商以增加設備的抗過壓和過流的能力來降低電信系統維護成本和提高電信系統可靠性。3.100M 乙太網口100Mbps 快速乙太網標準又分為：100BASE－TX 、100BASE－FX、100BASE－T4 三個子類。
  • pcb原理圖設計步驟
    pcb原理圖設計步驟 陳翠 發表於 2019-04-28 16:06:39 　　pcb原理圖設計步驟
  • 採用TVS二極體的ESD原理及典型電路
    esd保護對高密度、小型化和具有複雜功能的電子設備而言具有重要意義。本文探討了採用TVS二極體防止esd時，最小擊穿電壓和擊穿電流、最大反向漏電流和額定反向關斷電壓等參數對電路的影響及選擇準則，並針對便攜消費電子設備、機頂盒、以及個人電腦中的視頻線路保護、USB保護和RJ-45接口等介紹了一些典型應用。
  • 如何在設計PCB時增強防靜電ESD功能
    在PCB板的設計當中，可以通過分層、恰當的布局布線和安裝實現PCB的抗ESD設計。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。 現在，雖然有很多軟體可以實現PCB自動布局布線。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。
  • 電巢學堂:104條 PCB 布局布線技巧問答,助你畫板無憂!_騰訊新聞
    在電子產品設計中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。但是隨著信號頻率不斷提升，很多時候，工程師需要了解有關PCB布局布線的基本的原則和技巧，才可以讓自己的設計完美無缺。 下面涵蓋了PCB布局布線的相關基本原理和設計技巧，以問答形式解答了有關PCB布局布線方面的疑難問題。
  • 手機射頻PCB板布局布線經驗總結
    當然，有許多重要的RF設計課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波，所以這些對手機的EMC、EMI影響都很大，下面就對手機PCB板的在設計RF布局時必須滿足的條件加以總結：1.1 儘可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來，簡單地說，就是讓高功率RF發射電路遠離低功率RF接收電路。
  • 固態繼電器的EMC測試方案
    本文介紹影響固態繼電器(SSR)EMC 的主要因素、試驗方法和判定標準。同時，提出了測試時注意事項和給出了一組具有實用價值的結果。本文引用地址：http://www.eepw.com.cn/article/271553.htm　　1 引言　　影響固態繼電器(SSR)電磁兼容(EMC)的因素是多方面的，諸如器件的選擇與搭配、電路原理、PCB 的布線和結構等等。
  • 從EMC角度考慮常用電路設計及PCB設計
    溫升大小由結構散熱和效率決定；輸出紋波除了採用輸出濾波外，輸出濾波電容的選取也很關鍵：大電容一般採用低ESR電容，小電容採用0.1UF和1000pF共用。電源電路設計中，電磁兼容設計是關鍵設計。主要涉及的電磁兼容設計有：傳導發射和浪湧。 傳導發射設計一般採用輸入濾波器方式。
  • EMC的PCB設計思路
    良好EMC性能的PCB設計可能需要減少耦合，這樣就必須保持信號分開，或者增加某些組件之間的距離。這樣雖然可以設計出具有良好EMC性能的小型PCB，但必須從一開始就注意。在考慮最佳EMC性能時，四層電路板通常被認為是電路板設計和EMC性能之間的良好平衡。也就是說，具有更多層的電路板可以實現良好的EMC性能，但需要非常仔細的設計才能實現良好的EMC性能。
  • PCB設計中的EMC/EMI問題分析
    PCB設計中EMC/EMI分析的對象 在PCB設計中,EMC/EMI主要分析布線網絡本身的信號完整性,實際布線網絡可能產生的電磁輻射和電磁幹擾以及電路板本身抵抗外部電磁幹擾的能力,並且依據設計者的要求提出布局和布線時抑制電磁輻射和幹擾的規則,作為整個PCB設計過程的指導原則。
  • EMC EMI測試經驗談
    一次小失誤導致板子重新製作了兩次，而由於EMC測試經驗不足導致問題遲遲到不到解決。吃一塹，長一智，仿佛在電路設計的過程中就這樣不斷的用資金的投入來解決經驗上的不足。第一次：環形地線 為了是電路板的地網絡和供電系統的地網絡隔離開來，在PCB設計鋪銅時畫了一個和外圍電路相接的地迴路，而對內部的地採用了共模電感和差模電感來連接。一直以為是挺簡單的電路，根本沒有做EMC摸底測試。等順利焊接調試完後就信心百倍的去做正式試驗了。誰知道出問題了，在實驗過程中整改也沒有解決。想來想去發現可能是地環迴路這個現象引起的。
  • 104條 PCB 布局布線技巧問答,助你畫板無憂!
    [答] 蛇形走線，因為應用場合不同而具不同的作用： 如果蛇形走線在計算機板中出現，其主要起到一個濾波電感和阻抗匹配的作用，提高電路的抗幹擾能力。 [答] 多層板布局時，因為電源和地層在內層，要注意不要有懸浮的地平面或電源平面，另外要確保打到地上的過孔確實連到了地平面上，是要為一些重要的信號加一些測試點，方便調試的時候進行測量。
  • 電路板的抗幹擾設計,這些辦法讓它簡單易懂
    3、元器件的配置 （1） 不要有過長的平行信號線； （2） 保證pcb的時鐘發生器、晶振和cpu的時鐘輸入端儘量靠近，同時遠離其他低頻器件； （3） 元器件應圍繞核心器件進行配置，儘量減少引線長度； （4） 對pcb板進行分區布局； （5） 考慮pcb板在機箱中的位置和方向； （6） 縮短高頻元器件之間的引線
  • 開關電源的電磁幹擾分析 PCB布局及布線介紹
    開關電源的電磁幹擾分析 PCB布局及布線介紹 工程師3 發表於 2018-04-26 16:19:00 開關電源因體積小、功率因數較大等優點，在通信
  • pcb走線交叉怎麼辦
    打開APP pcb走線交叉怎麼辦 陳翠 發表於 2019-05-10 16:20:38 　　pcb走線交叉怎麼辦 　　1、最快最簡單的方法是採用雙面布線的雙面板。