龔婷 發表於 2018-03-12 17:28:18
抗幹擾設計的基本任務是系統或裝置既不因外界電磁幹擾影響而誤動作或喪失功能，也不向外界發送過大的噪聲幹擾，以免影響其他系統或裝置正常工作。
因此提高系統的抗幹擾能力也是該系統設計的一個重要環節。
電路抗幹擾設計原則匯總：
1、電源線的設計
（1） 選擇合適的電源；
（2） 儘量加寬電源線；
（3） 保證電源線、底線走向和數據傳輸方向一致；
（4） 使用抗幹擾元器件；
（5） 電源入口添加去耦電容（10~100uf）。
2、地線的設計
（1） 模擬地和數字地分開；
（2） 儘量採用單點接地；
（3） 儘量加寬地線；
（4） 將敏感電路連接到穩定的接地參考源；
（5） 對pcb板進行分區設計，把高帶寬的噪聲電路與低頻電路分開；
（6） 儘量減少接地環路（所有器件接地後回電源地形成的通路叫「地線環路」）的面積。
3、元器件的配置
（1） 不要有過長的平行信號線；
（2） 保證pcb的時鐘發生器、晶振和cpu的時鐘輸入端儘量靠近，同時遠離其他低頻器件；
（3） 元器件應圍繞核心器件進行配置，儘量減少引線長度；
（4） 對pcb板進行分區布局；
（5） 考慮pcb板在機箱中的位置和方向；
（6） 縮短高頻元器件之間的引線。
4、去耦電容的配置
（1） 每10個集成電路要增加一片充放電電容（10uf）；
（2） 引線式電容用於低頻，貼片式電容用於高頻；
（3） 每個集成晶片要布置一個0.1uf的陶瓷電容；
（4） 對抗噪聲能力弱，關斷時電源變化大的器件要加高頻去耦電容；
（5） 電容之間不要共用過孔；
（6） 去耦電容引線不能太長。
5、降低噪聲和電磁幹擾原則
（1） 儘量採用45°折線而不是90°折線（儘量減少高頻信號對外的發射與耦合）；
（2） 用串聯電阻的方法來降低電路信號邊沿的跳變速率；
（3） 石英晶振外殼要接地；
（4） 閒置不用的們電路不要懸空；
（5） 時鐘垂直於IO線時幹擾小；
（6） 儘量讓時鐘周圍電動勢趨於零；
（7） IO驅動電路儘量靠近pcb的邊緣；
（8） 任何信號不要形成迴路；
（9） 對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略；
（10） 通常功率線、交流線儘量在和信號線不同的板子上。
6、其他設計原則
（1）CMOS的未使用引腳要通過電阻接地或電源；
（2）用RC電路來吸收繼電器等原件的放電電流；
（3）總線上加10k左右上拉電阻有助於抗幹擾；
（4）採用全解碼有更好的抗幹擾性；
（5）元器件不用引腳通過10k電阻接電源；
（6）總線儘量短，儘量保持一樣長度；
（7）兩層之間的布線儘量垂直；
（8）發熱元器件避開敏感元件；
（9）正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好（僅限地線和電源線）；
（10）要有良好的地層線，應當儘量從正面走線，反面用作地層線；
（11）保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號線等；
（12）長線加低通濾波器。走線儘量短截，不得已走的長線應當在合理的位置插入C、RC、或LC低通濾波器；
（13）除了地線，能用細線的不要用粗線。
7、布線寬度和電流
（1）一般寬度不宜小於0.2.mm（8mil)；
（2）在高密度高精度的pcb上，間距和線寬一般0.3mm(12mil)；
（3）當銅箔的厚度在50um左右時，導線寬度1~1.5mm(60mil) = 2A；
（4）公共地一般80mil,對於有微處理器的應用更要注意。
8、電源線
電源線儘量短，走直線，最好走樹形，不要走環形。
9、布局
首先，要考慮PCB尺寸大小。PCB尺寸過大時，印製線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受幹擾。
在確定PCB尺寸後.再確定特殊元件的位置。最後，根據電路的功能單元，對電路的全部元器件進行布局。
在確定特殊元件的位置時要遵守以下原則：
(1)儘可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁幹擾。易受幹擾的元器件不能相互挨得太近，輸入和輸出元件應儘量遠離。
(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應儘量布置在調試時手不易觸及的地方。
(3)重量超過15g的元器件、應當用支架加以固定，然後焊接。那些又大又重、發熱量多的元器件，不宜裝在印製板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發熱元件。
(4)對於電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印製板上方便於調節的地方;若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。
(5)應留出印製扳定位孔及固定支架所佔用的位置。
根據電路的功能單元對電路的全部元器件進行布局時，要符合以下原則：
(1)按照電路的流程安排各個功能電路單元的位置，使布局便於信號流通，並使信號儘可能保持一致的方向。
(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.儘量減少和縮短各元器件之間的引線和連接。
(3)在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應儘可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易於批量生產。
(4)位於電路板邊緣的元器件，離電路板邊緣一般不小於2mm。電路板的最佳形狀為矩形。長寬比為3：2成4：3。電路板面尺寸大於200x150mm時.應考慮電路板所受的機械強度。
10、布線
布線的原則如下：
(1)輸入輸出端用的導線應儘量避免相鄰平行。最好加線間地線，以免發生反饋藕合。
(2)印製攝導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm、寬度為 1 ~ 15mm 時.通過 2A的電流，溫度不會高於3℃，因此.導線寬度為1.5mm可滿足要求。
對於集成電路，尤其是數字電路，通常選0.02~0.3mm導線寬度。當然，只要允許，還是儘可能用寬線.尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對於集成電路，尤其是數字電路，只要工藝允許，可使間距小至5~8mm。
(3)印製導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，儘量避免使用大面積銅箔，否則.長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀.這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。
11、焊盤
焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d+1.2)mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取(d+1.0)mm。
12、PCB及電路抗幹擾措施
印製電路板的抗幹擾設計與具體電路有著密切的關係，這裡僅就PCB抗幹擾設計的幾項常用措施做一些說明。
13、電源線設計
根據印製線路板電流的大小，儘量加租電源線寬度，減少環路電阻。同時、使電源線、地線的走向和數據傳遞的方向一致，這樣有助於增強抗噪聲能力。
14、地線設計
地線設計的原則是：
(1)數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們儘量分開。低頻電路的地應儘量採用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地。高頻電路宜採用多點串聯接地，地線應短而租，高頻元件周圍儘量用柵格狀大面積地箔。
(2)接地線應儘量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍於印製板上的允許電流。如有可能，接地線應在2~3mm以上。
(3)接地線構成閉環路。只由數字電路組成的印製板，其接地電路布成團環路大多能提高抗噪聲能力。
15、退藕電容配置
PCB設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容。
退藕電容的一般配置原則是：
(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。
(2)原則上每個集成電路晶片都應布置一個0.01pF的瓷片電容，如遇印製板空隙不夠，可每4~8個晶片布置一個1 ~ 10pF的但電容。
(3)對於抗噪能力弱、關斷時電源變化大的器件，如 RAM、ROM存儲器件，應在晶片的電源線和地線之間直接接入退藕電容。
(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。
打開APP閱讀更多精彩內容聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴