電路設計中的抗幹擾措施

2021-01-08 電子產品世界

單片機測控系統的電路較複雜,產生幹擾的原因很多。下面幾種常用的抗幹擾措施。

本文引用地址:http://www.eepw.com.cn/article/191437.htm

1、切斷幹擾的傳播途徑

1)增加幹擾源(如電機、繼電器)與敏感器件(如單片機)的距離,用地線把他們隔離或者在敏感器件加上屏蔽罩。

2)電路板合理分區,將強信號、弱信號、數位訊號、模擬信號電路合理地分區域布置。

4)、單片機和大功率器件的地線要單獨接地,以減小互相干擾。大功率器件要儘可能布置在電路板的邊緣。

5)、在單片機I/O口,電路板連接線等關鍵地方,使用抗幹擾元件可顯著提高電路的抗幹擾性能。

6)、晶振與單片機引腳儘量靠近,用地線把時鐘區隔離起來,晶振外殼接地並固定。

2、儘量採用抗幹擾性能強的單片機

1)、降低單片機內部的電源噪聲

在傳統的數字集成電路設計中,通常將電源端和地端分別布置在對稱的兩邊。例如左下角為地,左上角為電源。這使得電源噪聲穿過整個矽片。改進方法將單片機的電源和地安排在兩個相鄰的引腳上,這樣不僅降低了穿過整個矽片的電流,還便於印製板上設計電源退耦電容,以降低系統噪聲。

2)、降低時鐘頻率

單片機測控系統的時鐘電路是一個調頻噪聲源,它不僅能干擾本系統,還對外界產生幹擾,使其他系統的電磁兼容檢測不能達標。在保證系統可靠性的前提下,選用時鐘頻率低的單片機可降低系統的噪聲。以8051單片機為例,當最短指令周其為1US時,時鐘是12MHZ。而同樣速度的MOTOROLA兼容單片機的廠商在不犧牲運算速度的前提下,將時鐘頻率降低到原來的1/3。特別是MOTOROLA公司新推出的68HC08系列單片機、內部採用了鎖相倍頻技術,將外部時鐘除至32KHZ,而內部總線速度卻提高到8MHZ,甚至更高。

3)、EFT技術

隨著超大規模集成電路的發展,單片機內部的抗幹擾技術也在不斷進步。MOTOROLA公司新推出的68HC08系列單片機,採用EFT技術進一步提高了單片機的抗幹擾能力,當振蕩電路的正弦波信號受到外界幹擾時,其波形上會疊加一些毛刺。若以施密特電路對其整形時,這種毛刺會成為觸發信號幹擾正常的時鐘信號。但是交替使用施密電路和RC濾波可以使這類毛刺不起作用,這就是EFT技術。

3、單片機測控系統中的頻率抖動技術

將頻率拉動信號疊加到輸入信號的隨機噪聲上,雖然會增加轉換的總噪聲,但增加的噪聲是用來補償輸出數碼量化噪聲的,可使量化誤差不再輸入信號的函數而是抖動噪聲瞬時值的函數。因此,利用頻率顫抖信號可去除量化噪聲與輸入信號之間的相關性。頻率拉動信號的大小通常約為1/3LSB有效值。例如,在未加頻率拉動的情況下,ADC輸出的量化噪聲是瞬時輸入信號幅度的函數,量化拉動之後,因抖動信號的幅度不依賴於輸入信號,故量化噪聲與輸入信號無關,從而消除了ADC輸出諧波分量,但這是以增加總噪聲為代價的。需要指出的是,並不一定在ADC輸入端實際施加顫抖噪聲,也可利用地轉換器的熱噪聲作為頻率抖動信號,但ADC要有足夠的輸出位數以確保能夠去除輸入信號與量化噪聲的相關性。

4、防止漏電流的技術

應當在清潔、乾燥、通風、環境溫度適宜的條件下使用智能化單片機測控系統。系統受潮後導致絕緣電阻下降,會產生漏電流。輕測使測量誤差增大,控制不靈;重則會造成適中故障,損壞元器件。例如,當印製板受潮時,A/D轉換器輸入阻抗下降,讀數不準,並且伴有跳數現象。這也是一些數字電壓表在雷雨季節無法正常工作的主要原因。對於受潮的印製板,可用無水酒精擦淨表面,然後用電吹風烘乾,以消除漏電。

有些精密集成電路,專門設置了防止極間漏電用的保護環。例如由美國哈裡斯公司生產的ICL7650型斬波自穩零式精密運算放大器,HI7195A型帶微處理器的5 1/2位A/D轉換器,均設置了兩個保護環引出端。設計電路時將兩個保護環接地,即可消除印製板上輕微漏電對測量所造成的影響。

5、濾波技術

濾波是指從混有幹擾或噪聲的信號中獲取有用信號的方法,能實現上述功能的部件叫濾波器。在數字儀表中常見的濾波器主要有三種:無源濾波器,有源濾波器,數字濾波器。

1)無源濾波器

無源濾波器是由R、L、C元件構成的,根據幹擾信號的特點,可選低通濾波器、高通濾波器和帶通濾波器。此外還有帶阻濾波器等類型。對於50HZ電磁場幹擾,可在測控系統輸入端加一級雙T濾波器。

2)有源濾波器

有源濾波器是包含有源器件(例如電晶體、運算放大器)的各種濾波器。與單純使用R、L、C元件的無源濾波器相比,能省去體積龐大的電感元件,便於實現小型化、集成化。有源濾波器適用於較低頻率的濾波。二階有源帶通濾波器的典型電路參見下圖。


相關焦點

  • 智能電錶設計中的抗幹擾措施
    二、硬體抗幹擾設計在智能電錶研製的初期,我們發現這樣一種現象,電錶帶上電感性負載(比如電扇)時,在電扇快速插拔的瞬間,容易導致智能電錶中單片機數據的丟失或死機。如果從設計上不能把智能電錶的抗幹擾問題解決好,後果將會非常嚴重。
  • 電子電路設計之工控設備抗幹擾總結
    文章總結了關於電子電路設計的工控設備抗幹擾的經驗,希望對大家有所幫助。本文引用地址:http://www.eepw.com.cn/article/201601/285881.htm  一、幹擾的分類  1.1. 幹擾的分類  幹擾的分類有好多種,通常可以按照噪聲產生的原因、傳導方式、波形特性等等進行不同的分類。
  • PCB電路板的抗幹擾措施有哪些
    在電子系統設計中,為了少走彎路和節省時間,應充分考慮並滿足抗幹擾性的要求,避免在設計完成後再去進行抗幹擾的補救措施。形成幹擾的基本要素有三個: (1)幹擾源,指產生幹擾的元件、設備或信號,用數學語言描述如下:du/dt, di/dt大的地方就是幹擾源。如:雷電、繼電器、可控矽、電機、高頻時鐘等都可能成為幹擾源。
  • 抗幹擾電路在測控裝備中的應用
    在無線電測控裝備中,中頻接收機可採用多種抗幹擾措施,以此提高了接收機的性能指標,以確保測控裝備信號處理和測量精度。  2.幹擾的分類及傳遞方式  一般而言,無線電測控裝備中易受幹擾的部分是中頻接收機,除此之外還有模擬器、溫度控制、伺服控制、視頻處理、中心機和控制機以及顯控臺等電子設備。
  • 電子電路抗幹擾,就靠這幾招了!
    由於電子電路在各行各業都有廣泛的應用,電子控制技術能有效地提高生產效率和經濟效益。但現實中由於電子電路工作的現場環境複雜,會有各種各樣的幹擾,致使電子電路會出現這樣或那樣的問題。常常導致電路不能正常工作。因此在電子電路設計中抗幹擾問題是一個十分重要的課題。
  • 印刷電路板的抗幹擾設計
    打開APP 印刷電路板的抗幹擾設計 發表於 2019-08-02 09:23:13 PCB設計中印刷電路板的抗幹擾設計與特定電路有著密切的關係
  • DCS控制系統如何進行抗幹擾設計
    隨著科學技術的發展,DCS在工業控制中的應用越來越廣泛。DCS控制系統的可靠性直接影響到工業企業的安全生產和經濟運行,系統的抗幹擾能力是關係到整個系統可靠運行的關鍵。自動化系統中所使用的各種類型DCS,有的是集中安裝在控制室,有的是安裝在生產現場和各電機設備上,它們大多處在強電電路和強電設備所形成的惡劣電磁環境中。
  • 基於瑞薩QzROM單片機的EFT抗幹擾措施
    摘要:主要介紹了瑞薩QZROM單片機應用中的幾種EFT抗幹擾措施。本文引用地址:http://www.eepw.com.cn/article/117275.htm  關鍵詞:QzROM單片機;EFT;幹擾信號;抗幹擾措施QzROM單片機介紹  QzROM是應用了經過細微化處理的PROM技術的可編程存儲器。QzROM單片機是指搭載了新型存儲器QzROM的瑞薩單片機(圖1),廣泛應用於照相機、可攜式設備、家電及民用設備等。
  • 電路板的抗幹擾設計,這些辦法讓它簡單易懂
    電路板的抗幹擾設計,這些辦法讓它簡單易懂 龔婷 發表於 2018-03-12 17:28:18 抗幹擾設計的基本任務是系統或裝置既不因外界電磁幹擾影響而誤動作或喪失功能
  • 抗幹擾設計,重點+難點,每一個PCB工程師都應該掌握
    抗幹擾問題是現代電路設計中一個很重要的環節,它直接反映了整個系統的性能和工作的可靠性。對PCB工程師來說,抗幹擾設計是大家必須要掌握的重點和難點。
  • 電路設計中可靠性和抗幹擾能力提升的注意事項
    本文從最基本、最常用的電子元器件和基本電路的著手,介紹電路設計時應該注意的一些問題, 以提高所設計電路的可靠性和抗幹擾能力。放大狀態亦稱為線性工作狀態,Ic=ß·Ib,用在模擬電路中。截止和飽和狀態也稱為開關狀態,應用於數字電路中。  6,電源  實際電路中,電源存在內阻,相當於串聯一個電阻,此時輸出電壓就會有所下降,對電路中的幹擾不可忽略。
  • PCB印製電路板的抗幹擾設計應遵循哪些原則
    印製電路板(PCB)是電子產品中電路元件和器件的支撐件.它提供電路元件和器件之間的電氣連接。隨著電於技術的飛速發展,PGB的密度越來越高。PCB設計的好壞對抗幹擾能力影響很大.因此,在進行PCB設計時.必須遵守PCB設計的一般原則,並應符合抗幹擾設計的要求。
  • 電路設計中的接地技術
    1 引言本文引用地址:http://www.eepw.com.cn/article/176067.htm在電路設計中,接地的重要性眾所周知。4 地線幹擾抑制對於地線幹擾的抑制常採取的方法,就是使用適宜的接地結構,採取隔離、屏蔽、去耦與濾波等行之有效的措施。4.1 接地結構所謂接地結構,就是接地方式。
  • 如何提高單片機系統的抗幹擾能力
    在工程設計中,對數位訊號的輸入/輸出過程採取的抗幹擾措施有:傳輸線的屏蔽技術,如採用屏蔽線、雙膠線等;採用信號隔離措施;合理接地,由於數位訊號在電平轉換過程中形成公共阻抗幹擾,選擇合適的接地點可以有效抑制地線噪聲。
  • 傳感器檢測中的八大抗幹擾技術解析
    在工業生產中.廣泛應用各種傳感器及自動檢測裝置來監視生產的各個環節,有的還需要計算機來控制生產的全 過程,這樣的系統中,一般需要數百個不同的傳感器將各種不同的非電參量轉換成電量,供計算機處理。但由於生產現場往往存在大量的電和磁的幹擾源,它們可能會破壞傳感器、計算機乃至整個檢測系統的正常工作,因此抗幹擾技術是傳感器檢測系統的重要環節,對於從事自動檢測工作的人來說,了解抗幹擾技術是非常必要的。
  • 單片機的硬體抗幹擾技術解析
    幹擾的耦合方式,無非是通過導線、空間、公共線等等,細分下來,主要有以下幾種: (1)直接耦合: 這是最直接的方式,也是系統中存在最普遍的一種方式。比如幹擾信號通過電源線侵入系統。對於這種形式,最有效的方法就是加入去耦電路。 (2)公共阻抗耦合: 這也是常見的耦合方式,這種形式常常發生在兩個電路電流有共同通路的情況。為了防止這種耦合,通常在電路設計上就要考慮。
  • 單片機系統硬體怎樣抗幹擾
    幹擾的耦合方式,無非是通過導線、空間、公共線等等,細分下來,主要有以下幾種: (1)直接耦合: 這是最直接的方式,也是系統中存在最普遍的一種方式。比如幹擾信號通過電源線侵入系統。對於這種形式,最有效的方法就是加入去耦電路。 (2)公共阻抗耦合: 這也是常見的耦合方式,這種形式常常發生在兩個電路電流有共同通路的情況。
  • 數字式時間繼電器抗幹擾的方法
    1 提高抗幹擾能力方法  1.1幹擾的主要來源  在電力系統運行中的繼電器受到幹擾主要是電磁幹擾,來源有以下幾種  (1)直流低壓迴路斷開電感性負載(如接觸器、中間繼電器等)或電磁型電流、電壓繼電器觸點抖動時,常會產生快速瞬變脈衝組電波;  (2)高壓變電所臨近高壓電器設備操作時產生的感應幹擾;
  • 數字式時間繼電器抗幹擾解決方案
    隨著數位技術和相關專業的不斷發展,繼電保護技術也有了很大發展,如靜態繼電器在電力系統中的應用,其中數字式時間繼電器作為基礎元件,已廣泛應用於各種繼電保護及自動控制迴路中,使被控制設備或電路的動作獲得所需延時,並用以實現主保護與後備保護的選擇性配合。
  • 從硬體和軟體入手的UPS抗幹擾技術
    微機控制的不間斷電源具有兩大優點:簡化硬體電路,降低成本;軟體設計靈活,功能容易擴展,可方便的對軟體進行修改完成不同的控制思想。 微機控制技術應用於不間斷電源,主要體現在單片機系統上,單片機產生PWM脈衝信號放大後驅動逆變器的開關。而單片機抗幹擾的能力不夠強,如果抗幹擾的措施不當,不但無法體現上述優點,還有可能降低系統的可靠性,甚至無法工作。