印刷電路板的抗幹擾設計

打開APP

印刷電路板的抗幹擾設計

發表於 2019-08-02 09:23:13

PCB設計中印刷電路板的抗幹擾設計與特定電路有著密切的關係。這裡只介紹PCB抗幹擾設計的一些常用措施。

電源線設計

根據印刷電路板的電流，嘗試增加電源線的寬度並減小迴路電阻。同時，電源線和地線的方向與數據傳輸方向一致，有助於增強抗噪能力。

地線設計原理

（1）數字地面是分開的從模擬的地面。如果電路板上同時存在邏輯電路和線性電路，則應儘可能將它們分開。低頻電路的接地應與單個點並聯接地。如果實際布線困難，可以部分連接，然後並聯接地。高頻電路應採用多點串聯接地，接地線應短而租，並儘可能在高頻元件周圍使用柵格狀大面積箔。

（2）接地線應儘可能厚。如果接地線使用非常細的線，則接地電位會隨著電流的變化而變化，從而降低了抗噪性。因此，地線應該加厚，以便它可以通過印刷電路板上允許電流的三倍。如果可能，接地線應為2~3mm或更大。

（3）接地線構成閉環。在僅由數字電路組成的印刷電路板中，接地電路主要形成環形電路，以提高抗噪聲能力。

解除電容器配置

PCB設計的一個常見做法是在印刷的各個關鍵點配置合適的去耦電容器板。解捻電容器的一般配置原則是：

（1）電源輸入端子連接到10~100uf的電解電容器。如果可能的話，最好選擇100uF以上。

（2）原則上，每個集成電路晶片應配備一個0.01pF的陶瓷電容器。如果印刷電路板上沒有足夠的間隙，每4~8個晶片可以安排1~10pF的鉭電容。

（3）對於抗噪能力弱，電源變化大的設備關閉，如RAM和ROM存儲設備，去耦電容應直接連接在電源線和晶片的地之間。

（4 ）電容器引線不應太長，特別是高頻旁路電容器不得有引線。

（5）PCB板上有接觸器，繼電器，按鈕和其他元件。操作時產生大的火花放電，必須使用RC電路吸收放電電流。一般情況下，R需要1~2K，C需要2.2~47UF。

（6）CMOS的輸入阻抗很高，易受感應。因此，在使用過程中必須將電源接地或連接到未使用的端子。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴