同步時序邏輯電路的分析方法

2021-01-10 電子產品世界
同步時序邏輯電路的分析方法

內容提要
7.1 概述
一、時序電路的定義
二、電路構成
三、分類：
1 同步
2 異步
7.2 時序邏輯電路的分析方法
7.2.1 同步時序邏輯電路的分析方法
一、基本分析步驟
1．寫方程式
2．列狀態轉換真值表
3．邏輯功能的說明
4 畫狀態轉換圖和時序圖
二、分析舉例
［例7.2.1］
1．寫方程式
2．列狀態轉換真值表
3．邏輯功能的說明
4 畫狀態轉換圖和時序圖
5．檢查電路能否自啟動
［例7.2.2］
1．寫方程式
2．列狀態轉換真值表
3．邏輯功能的說明
4 畫狀態轉換圖和時序圖
7.2.2 異步時序邏輯電路的分析方法
應寫出時鐘方程。
［例7.2.3］
1．寫方程式
2．列狀態轉換真值表
3．邏輯功能的說明
4 畫狀態轉換圖和時序圖
第7章 時序邏輯電路
內容提要
時序邏輯電路的分析方法
異步計數器、同步計數器、寄存器與移位寄存器的基本工作原理
中規模集成電路的邏輯功能、使用方法和應用
時序邏輯電路的設計方法
7.1 概述

一、定義：時序邏輯電路（又稱時序電路）：在任何一個時刻的輸出狀態不僅取決於當時的輸入信號，而且還取決於電路原來的狀態。
二、電路構成：
存儲電路（主要是觸發器，且必不可少）+組合邏輯電路（可選）。
時序邏輯電路的狀態是由存儲電路來記憶和表示的。

三、分類
根據電路狀態轉換情況的不同分為：
1．同步時序邏輯電路：
所有觸發器的時鐘輸入端CP都連在一起，在同一個時鐘脈衝 CP作用下，凡具備翻轉條件的觸發器在同一時刻狀態翻轉。觸發器狀態的更新和時鐘脈衝CP是同步的。
2．異步時序邏輯電路
時鐘脈衝CP只接部分觸發器的時鐘輸入端，其餘觸發器則由電路內部信號觸發。因此，凡具備翻轉條件的觸發器狀態的翻轉有先有後，並不都和時鐘脈衝CP同步。
計數器中，時鐘脈衝CP又稱為計數脈衝。

7.2 時序邏輯電路的分析方法

時序邏輯電路的分析：根據給定的電路，寫出它的方程、列出狀態轉換真值表、畫出狀態轉換圖和時序圖，而後分析出它的功能。

7.2.1 同步時序邏輯電路的分析方法

同步時序邏輯電路中，所有觸發器都由同一個時鐘脈衝信號CP來觸發，都對應相同的電平或邊沿狀態更新。所以，可以不考慮時鐘條件。
課堂討論：現態和次態的時間分割點？
一、基本分析步驟

1．寫方程式

（1）輸出方程。時序邏輯電路的輸出邏輯表達式，它通常為現態的函數。
（2）驅動方程。各觸發器輸入端的邏輯表達式。即J=？，K=？，D=？
（3）狀態方程。將驅動方程代入相應觸發器的特性方程中，便得到該觸發器的次態方程。時序邏輯電路的狀態方程由各觸發器次態的邏輯表達式組成。
JK F/F和D F/F的特性方程？

2．列狀態轉換真值表
將外輸入信號和現態作為輸入，次態和輸出作為輸出，列出狀態轉換真值表。

觸發器的邏輯功能的表示方法有哪些？相互轉換？特別：與或式→真值表？

3．邏輯功能的說明

根據狀態轉換真值表來說明電路的邏輯功能。

4．畫狀態轉換圖和時序圖

狀態轉換圖：電路由現態轉換到次態的示意圖。
時序圖：在時鐘脈衝CP作用下，各觸發器狀態變化的波形圖。

二、分析舉例

［例7.2.1］ 試分析圖7.2.1所示電路的邏輯功能，並畫出狀態轉換圖和時序圖。

解：分析步驟
由電路可看出，時鐘脈衝CP加在每個觸發器的時鐘脈衝輸入端上。因此它是一個同步時序邏輯電路，時鐘方程可以不寫。
三個JK觸發器的狀態更新時刻都對應CP的下降沿。
1．寫方程式

2．狀態轉換真值表
由狀態方程，可列狀態轉換真值表。


3．邏輯功能說明
由狀態轉換真值表，在輸入第6個計數脈衝CP後，返回原來的狀態，同時輸出端Y輸出一個進位脈衝。因此為同步六進位計數器。
4．畫狀態轉換圖和時序圖
⑴ 根據狀態轉換真值表→狀態轉換圖。
圓圈內表示電路的一個狀態，
箭頭表示電路狀態的轉換方向（現態→次態）
箭頭線上方標註的X／Y為轉換條件，X為轉換前輸入變量的取值，Y為輸出值
由於本例沒有輸入變量，故X未標上數值。
⑵ 根據狀態轉換真值表→時序圖（或稱工作波形圖）。


5．檢查電路能否自啟動
電路應有＝8個工作狀態，
只有6個狀態被利用了，稱為有效狀態。
還有110和111沒有被利用，稱為無效狀態。
能夠自啟動：如果由於某種原因而進入無效狀態工作時，只要繼續輸入計數脈衝CP，電路會自動返回到有效狀態工作。
該電路能夠自啟動。

[例7.2.2] 試分析圖7.2.3所示電路的邏輯功能。並畫出狀態轉換圖和時序圖。


解：分析步驟
1．寫方程式

2．列狀態轉換真值表
由於輸入控制信號X可取0，也可取1，因此，應分別列出X＝0和X＝1的兩張狀態轉換真值表。

3．邏輯功能說明
在X＝0時，電路為加法計數器；
在X＝1時，電路為減法計數器。
因此，電路為同步四進位加/減計數器。
4．畫狀態轉換圖和時序圖
可畫出X＝0和X＝1時的兩個狀態轉換圖。
如用一個狀態轉換圖時，則應在斜線上方標明輸入變量X的取值。
畫時序圖。


7.2.2 異步時序邏輯電路的分析方法

在異步時序邏輯電路中，只有部分觸發器由計數脈衝信號源CP觸發，而其它觸發器則由電路內部信號觸發。
因此，應考慮各個觸發器的時鐘條件，即應寫出時鐘方程。
各個觸發器只有在滿足時鐘條件後，其狀態方程才能使用。否則，狀態保持不變。
這是異步時序邏輯電路在分析方法上和同步時序邏輯電路的根本不同點。
［例7.2.3］ 試分析圖7.2.5所示電路的邏輯功能。並畫出狀態轉換圖和時序圖。


解：分析步驟
FF1的時鐘信號是由Q0端輸出的負躍變信號來觸發的，所以是異步時序邏輯電路。
1．寫方程式

2．列狀態轉換真值表

狀態方程只有在滿足時鐘條件後才是有效的。否則將保持不變。

3．邏輯功能說明，
在輸入第5個計數脈衝時，返回初始的000狀態，同時Y輸出一個負躍變的進位信號，因此，為五進位計數器。
4．狀態轉換圖和時序圖

相關焦點

  • 組合邏輯電路和時序邏輯電路比較_組合邏輯電路和時序邏輯電路有...
    > 　　組合邏輯電路和時序邏輯電路都是數字電路，組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。
  • ...電路和時序邏輯電路比較_組合邏輯電路和時序邏輯電路有什麼區別
    > 　　組合邏輯電路和時序邏輯電路都是數字電路，組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。而時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。 　　本文主要介紹了組合邏輯電路和時序邏輯電路比較以及組合邏輯電路和時序邏輯電路的區別是什麼，跟隨小編一起來了解一下。
  • 組合邏輯電路的分析方法和設計方法
    組合邏輯電路的分析方法和設計方法6.1概述組合邏輯電路：定義構成電路特點6.2.1組合邏輯電路的分析方法一、基本分析方法分析：給定邏輯電路，求電路的邏輯功能
  • 數字電路一些經典問答
    1、什麼是同步邏輯和異步邏輯,同步電路和異步電路的區別是什麼?本文引用地址：http://www.eepw.com.cn/article/201808/386551.htm同步邏輯是時鐘之間有固定的因果關係。異步邏輯是各時鐘之間沒有固定的因果關係。電路設計可分類為同步電路和異步電路設計。
  • 正點原子FPGA靜態時序分析與時序約束教程
    靜態時序分析是檢查晶片時序特性的一種方法，可以用來檢查信號在晶片中的傳播是否符合時序約束的要求。相比於動態時序分析，靜態時序分析不需要測試矢量，而是直接對晶片的時序進行約束，然後通過時序分析工具給出時序分析結果，並根據設計者的修復使設計完全滿足時序約束的要求。
  • 組合邏輯電路原理概述及作用分析
    組合邏輯電路概述：本文引用地址：http://www.eepw.com.cn/article/201809/389121.htm數字電路根據邏輯功能的不同特點，可以分成兩大類，一類叫組合邏輯電路
  • 基於有限狀態機的飛行器自毀系統時序控制設計
    分析飛行器自毀系統工作原理，採用複雜可編程邏輯器件(CPLD)實現了飛行器自毀系統設計，結合CPLD的特點，提出一種基於改進型有限狀態機的飛行器自毀系統時序控制的設計方法，並在CPLD中予以實現。仿真及實驗表明，基於有限狀態機的飛行器自毀系統定時精度達到納秒級，可以有效地控制自毀信號輸出並消除毛刺現象，很好地滿足系統性能要求。該方法具有結構簡單緊湊、成本低、可靠性高、精度高等優點。
  • 74LS163引腳功能表及管腳定義圖 (帶時序波形圖)
    打開APP 74LS163引腳功能表及管腳定義圖 (帶時序波形圖) 本站 發表於 2009-03-20 08:52:18 74LS163是4位二進位同步計數器，它具有同步清零、同步置數的功能。74LS163的外引線排列圖和時序波形圖如圖12、3所示，其功能表如表12、2所示。圖中， 是低電平有效的同步清零輸入端， 是低電平有效才同步並行置數控制端，CTp、CTT是計 圖12、2 交通燈的ASM圖數控制端，CO是進位輸出端，D0～D3是並行數據輸入端，Q0～Q 3是數據輸出端。
  • 從靜態時序分析到SDRAM時序收斂(上篇)
    下面我們進入正題，今天我們講時序本文引用地址：http://www.eepw.com.cn/article/278905.htm　　一、從靜態時序分析說起　　我理解的靜態時序分析，就是我們在不加激勵的情況下，通過對電路進行時序的延遲計算，預計電路的工作流程，對電路提出我們需要的一些約束條件
  • 數字電路中D觸發器和D鎖存器分別有什麼作用?
    發表於 2017-11-24 09:20:41 　　用數位訊號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。
  • ISE時序約束筆記2——Global Timing Constraints
    ——它們共享一個時鐘信號，約束這個網絡的時序可以同時覆蓋約束這些相關寄存器間的延時路徑。　　周期約束　　周期約束覆蓋由參考網絡鍾控的的同步單元之間的路徑延時。　　周期約束不覆蓋的路徑有：input pads到output pads之間的路徑(純組合邏輯路徑)，input pads到同步單元之間的路徑，同步單元到output pads之間的路徑。
  • FPGA設計中的時序問題的詳細分析與解決方案
    然而，試圖正確地對設計進行約束以保證滿足時序要求的過程幾乎同樣令人費神。找到並確定時序約束本身通常也是非常令人頭痛的問題。 時序問題的惱人之處在於沒有哪種方法能夠解決所有類型的問題。由於客戶對於和現場應用工程師共享原始碼通常非常敏感，因此我們通常都是通過將工具的潛力發揮到極致來幫助客戶解決其時序問題。當然好消息就是通過這種方法以及優化RTL代碼，可以解決大多數時序問題。
  • 如何實現多伺服電機同步控制?
    時鐘同步機制在分布式無軸傳動同步控制系統中，需要各個印刷機組之間統一協調地工作，所以各個機組必須要有統一的時間系統，以保證各個印刷機組協調工作，完成印刷任務。具體的時鐘同步實現方法分為硬體時鐘同步，同步報文授時同步和協議授時同步。
  • 組合電路特點 組合邏輯電路結構介紹
    組合邏輯電路的分析 組合邏輯電路的分析：從給定的邏輯電路圖求出輸出函數的邏輯功能。即求出邏輯表達式和真值表。 步驟一般為： (1)推導邏輯電路輸出函數的邏輯表達式並化簡。 首先將邏輯圖中各個門的輸出都標上字母，然後從輸入級開始，逐級推導出各個門的輸出函數。 (2)由邏輯表達式建立真值表 作真值表的方法是首先將輸入信號的所有組合列表，然後將各組合代入輸出函數得到輸出信號值。
  • 基於Verilog的順序狀態邏輯FSM設計與仿真
    1 設計規範與設計構思　　電子設計工程師在設計過程中不可避免地會遇到設計可執行特殊操作序列電路的工作，如用來控制其他電路進行操作的控制器，而有限狀態機(Finite Status Machine，FSM)是設計這種能執行特殊操作序列電路的一種非常有效的模型。FSM的結構通常由當前狀態寄存器、下一狀態邏輯和輸出邏輯三部分構成。
  • 快速學習時序圖:時序圖簡介、畫法及實例
    下面本文綜合參考了多篇時序圖的教程，根據作者的思路將時序圖做了更深入的講解。一、 什麼是時序圖？時序圖（Sequence Diagram），亦稱為序列圖、循序圖或順序圖，是一種UML交互圖。它通過描述對象之間發送消息的時間順序顯示多個對象之間的動態協作。
  • 簡單的時序電源插座電路圖
    打開APP 簡單的時序電源插座電路圖 家電資料維修網 發表於 2020-03-30 17:20:11 本文介紹專為電腦設計的時序控制電源插座，稍加改動也可以用到其他的需要時序控制的電路中去。電路圖如下所示。
  • 光柵四倍頻細分電路模塊的分析與設計
    摘要：給出一種新的光柵位移傳感器的四倍頻細分電路設計方法.採用可編程邏輯器件(CPLD)設計了一種全新的細分本文引用地址：http://www.eepw.com.cn/article/168264.htm關鍵詞：光柵位移傳感器；四倍頻細分；可編程邏輯器件(CPLD)光柵位移傳感器是基於莫爾條紋測量的一種傳感器，要提高其測量解析度，對光柵輸出信號進行細分處理是必要環節．在實際應用中，通常採用四倍頻的方法提高定位精度．四倍頻電路
  • 基於80C52的光電二極體陣列驅動電路設計
    在單片的單片機上完成光電二極體陣列時序信號產生、A/D轉換及數據傳輸整個過程，能夠檢測nA級微弱信號，與常用的可編程邏輯器件相比具有成本低、功耗低、電路結構簡單的特點。光電二極體陣列屬於多通道檢測器件，因其具有體積小、單片集成信號讀出電路、光譜響應寬等特點，可廣泛應用於各類多通道光譜檢測系統，目前大多數光電二極體陣列多採用現場可編程邏輯器件控制光電二極體時序電路的產生，會造成資源上的浪費。本文採用一片單片機80C52就能夠完成包括光電二極體時序的產生、ADC採樣及數據傳輸處理整個過程，解決了採用現場可編程器件資源浪費的問題，節省了成本。