基於有限狀態機的飛行器自毀系統時序控制設計

2021-01-07 電子產品世界

摘 要：飛行器自毀系統是飛行器的重要組成部分，它的可靠性和穩定性是飛行器可靠工作的基礎。分析飛行器自毀系統工作原理，採用複雜可編程邏輯器件(CPLD)實現了飛行器自毀系統設計，結合CPLD的特點，提出一種基於改進型有限狀態機的飛行器自毀系統時序控制的設計方法，並在CPLD中予以實現。仿真及實驗表明，基於有限狀態機的飛行器自毀系統定時精度達到納秒級，可以有效地控制自毀信號輸出並消除毛刺現象，很好地滿足系統性能要求。該方法具有結構簡單緊湊、成本低、可靠性高、精度高等優點。
關鍵詞：飛行器；自毀系統；有限狀態機；時序控制

本文引用地址：http://www.eepw.com.cn/article/163781.htm


O 引 言
飛行器自毀系統是飛行器的重要組成部分，它具有非常重要的軍事及民用價值。飛行器自毀系統主要是實現飛行器在非正常飛行狀態時的可靠自毀。飛行器按正常狀態飛行，如果出現異常可以通過外部的飛行狀態參數傳感器及自毀電路控制自身自毀。隨著飛行器研製技術的不斷發展，對飛行器自毀系統小型化、模塊化、通用化的要求越來越迫切，CPLD的出現可以滿足這一要求。由於CPLD硬體電路的特點，必須研究適合CPLD硬體架構的設計方法，以達到系統在運行速度與資源消耗上的平衡。有限狀態機及其技術是實用數字系統設計中實現高效率高可靠邏輯控制的重要途徑，有限狀態機是一種簡單、結構清晰、設計靈活的方法，它易於建立、理解和維護，特別應用在具有大量狀態轉移和複雜時序控制的系統中，更顯其優勢。這裡針對自毀系統的特點，提出一種符合CPLD結構、基於有限狀態機的設計方法。


l 自毀系統硬體設計
硬體設計採用以高性能CPLD晶片為核心的數字電路和高性能運算放大器及飛行參數傳感器組為主要元件的模擬電路相結合的方案。系統主要由系統時鐘、CPLD控制晶片、飛行參數傳感器組、傳感器組輸出判斷與產生電路、自毀控制邏輯、測試模塊和電源等模塊組成。該設計使用Altera公司的EPM7064SLC44-10晶片，其內部包含有64個宏單元，1 250個可用的系統門，引腳到引腳的邏輯延遲時間為5．0 ns，計數器工作頻率可達175．4 MHz。
用CPLD實現上述自毀條件的時序控制邏輯的核心電路及其外圍電路如圖1所示。CPLD晶片為整個系統的核心，它用來實現計時以及整個系統的時序控制。直流電壓變換電路用於將輸入的直流電壓轉換成EPM7064S所需的電壓，以及外圍電路所需的工作電壓。系統時鐘電路為計時裝置提供穩定的時鐘信號及後續分頻使用的時鐘基準；電平轉換電路將飛行器上輸入信號進行調理後轉換為晶片可識別的TTL／CMOS電平標準；復位電路在系統上電後給控制晶片提供復位信號。

飛行參數傳感器組電路用來實時監控飛行器的各項指標，當飛行狀態出現異常時則由傳感器組產生相應模擬值到由高性能運算放大器及比較器為主要元件的模擬電路。模擬電路對傳感器的輸入值進行處理後送到CPLD時序控制模塊中。可控開關能通過對CPLD編程實現多路轉換，從而使被監控的飛行參數傳感器改變，進而改變飛行器的自毀條件。通過CPLD進行飛行器內部時序控制，最後輸出的自毀指令輸入到飛行控制信號模塊中，從而改變飛行器的飛行狀態，使之自毀。


相關焦點

  • 基於VHDL的MTM總線主模塊有限狀態機設計
    摘要：為了能夠更簡潔嚴謹地描述MTM總線的主模塊有限狀態機的狀態轉換，同時減少FPGA晶片功耗，提高系統穩定性，文中在分析MTM總線結構和主模塊有限狀態機模型的基礎上，基於VHDL語言採用「單進程」式對該有限狀態機進行了設計，並在QuartusⅡ開發軟體中實現了對語言代碼的編譯及程序的時序仿真和功能仿真
  • 利用有限狀態機的交通燈控制系統設計與仿真
    摘要：基於硬體電路設計軟體化的思想，根據路口交通燈控制功能要求，以可編程邏輯器件(FPGA)為硬體基礎，以有限狀態機為設計基礎，通過對系統狀態及其轉移關係的定義，運用多進程方式描述硬體模塊的邏輯關係，用VHDL語言編程實現了交通燈控制系統，經仿真，並在實驗箱上進行功能測試
  • 用STATECAD快速設計有限狀態機
    有限狀態機在時間尺度上對其控制信號進行離散化控制, 利用狀態轉移使控制信號在有限狀態機的狀態節拍控制下變化, 以實現對被控對象的控制。有限狀態機設計的關鍵是如何把一個實際的時序邏輯關係抽象成一個時序邏輯函數,傳統的電路圖輸入法通過直接設計寄存器組來實現各個狀態之間的轉換, 而用硬體描述語言來描述有限狀態機, 往往是通過充分發揮硬體描述語言的抽象建模能力，通過對系統在系統級或寄存器傳輸級進行描述來建立有限狀態機。EDA 工具的快速發展，使通過CAD快速設計有限狀態機自動化成為可能。
  • 基於FPGA與有限狀態機的高精度測角系統的設計與實
    本文介紹的有限狀態機方法，在FPGA上可以有效消除抖動引起的計數幹擾，提高計數的精度[1]。1 方案設計1.1 系統組成雷射跟蹤測量系統的核心處理模塊主要由ARM處理器，FPGA組成。為了充分利用ARM9微處理器的運算能力和FPGA的高速邏輯處理能力，在設計中對功能的實現進行了劃分。ARM9 用於運動控制平臺的控制並且與FPGA一起形成一個完整的應用平臺。FPGA主要完成編碼器的精確計數功能、與ARM9處理器數據通信、與雷射測距儀數據通信功能。系統的組成框圖如圖1所示。本文重點介紹在FPGA上實現編碼器的輸出脈衝計數與角度測量。
  • 有限狀態機的FPGA設計
    有限狀態機是一種常見的電路，由於時序電路和組合電路組成，設計有限狀態機的第一步是確定採用Moore狀態機還是採用Mealy狀態機。Mealy狀態機的狀態轉變不僅和當前狀態有關，而且和各輸入信號有關；Moore狀態機的轉變只和當前狀態有關。
  • 初學者對有限狀態機(FSM)的設計的認識
    有限狀態機（FSM）是一種常見的電路，由時序電路和組合電路組成。設計有限狀態機的第一步是確定採用Moore狀態機還是採用Mealy狀態機。（Mealy型：狀態的轉變不僅和當前狀態有關，而且跟各輸入信號有關；Moore型：狀態的轉變只和當前狀態有關）。
  • Verilog HDL設計進階:有限狀態機的設計原理及其代
    由於寄存器傳輸級(RTL)描述是以時序邏輯抽象所得到的有限狀態機為依據的，所以把一個時序邏輯抽象成一個同步有限狀態機是設計可綜合風格的Verilog HDL模塊的關鍵。在本章中我們將通過各種實例由淺入深地來介紹各種可綜合風格的Verilog HDL模塊，並把重點放在時序邏輯的可綜合有限狀態機的Verilog HDL設計要點。
  • Verilog HDL設計進階:有限狀態機的設計原理及其代碼風格
    由於寄存器傳輸級(RTL)描述是以時序邏輯抽象所得到的有限狀態機為依據的，所以把一個時序邏輯抽象成一個同步有限狀態機是設計可綜合風格的Verilog HDL模塊的關鍵。在本章中我們將通過各種實例由淺入深地來介紹各種可綜合風格的Verilog HDL模塊，並把重點放在時序邏輯的可綜合有限狀態機的Verilog HDL設計要點。
  • 基於有限狀態機的嵌入式系統模型校驗技術
    答案當然不是唯一的，因為不同應用領域的需求(或設計)差異很大。例如，銀行系統和空間系統在系統規模、結構、復 雜度、系統數據的屬性及執行操作上的需求差異就很明顯。相反，大多數實時嵌入式或安全臨界系統都面向控制，而不是數據，這意味著這些系統的動態特性遠比業 務邏輯(由系統維護的內部數據的結構及操作)重要。
  • 用VHDL設計有限狀態機的方法
    在自頂向下劃分的過程中，最重要的是將系統或子系統按計算機組成結構那樣劃分成控制器和若干個受控制的功能模塊。受控部分通常是設計者們所熟悉的各種功能電路，設計較為容易。主要任務是設計控制器，而其控制功能可以用有限狀態機來實現。因而有必要深入探討有限狀態機的設計方法。
  • 基於Verilog的順序狀態邏輯FSM設計與仿真
    這在設計過程中，進行邏輯結構部分設計時可以將行為結構和層次化結構混合起來；為確認正確性還可以將描述進行模擬，並提供一些用於自動設計的綜合工具。因而Verilog語言為設計者進行大型複雜數字系統的設計提供了途徑。超大規模集成電路設計的典型流程如圖1所示。 　　本文將以順序狀態邏輯有限狀態機的設計為例介紹用Verilog語言設計數字電路的一般過程。
  • 如何以面向對象的思想設計有限狀態機
    狀態機的概念有限狀態機又稱有限狀態自動機，簡稱狀態機，是表示有限個狀態以及在這些狀態之間的轉移和動作等行為的數學計算模型，用英文縮寫也被簡稱為 FSM。FSM 會響應「事件」而改變狀態，當事件發生時，就會調用一個函數，而且 FSM 會執行動作產生輸出，所執行的動作會因為當前系統的狀態和輸入的事件不同而不同。
  • 產品經理不得不知的——有限狀態機
    二、什麼是有限狀態機有限狀態機（Finite-state machine）是一個非常有用的模型，可以模擬世界上大部分事物。它有三個特徵：狀態總數（state）是有限的。任一時刻，只處在一種狀態之中。某種條件下，會從一種狀態轉變（transition）到另一種狀態。
  • 基於Nios II的AT24C02接口電路設計與實現
    針對這種保存的數據量不大和存儲速度要求不高的特點，可採用「NiosⅡ+AT24C02"設計方案進行設計。本文在討論了I2C通信協議的基礎上，利用FPGA技術，設計了NiosⅡ與AT24C02」之間進行通信的接口電路。本接口電路能產生基於I2C通信協議的讀寫操作時序，成功實現了對AT24C02的讀寫功能。
  • 基於FPGA的彩色TFT-LCD控制電路設計及其ASIC實現
    數位相機專用集成電路晶片中的液晶顯示控制電路主要實現的功能是向液晶顯示模塊（LCM）和數模轉換器提供所有必需的控制時序信號，同時接受來自系統的YCbCr格式的圖像數據，然後進行色空間 變換將圖像轉化成RGB格式，接著按照一定的順序以每個像素一種顏色的方式向片外DAC輸出圖像數據。
  • 一種RFID標籤晶片數字部分狀態機的設計
    嵌入式CPU設計較為靈活，能實現較為複雜的加密算法，但是功耗較大、成本高;而狀態機則功耗低、成本低，因而在注重功耗和成本的RFID市場獲得了廣泛應用，也為本文所採用。　　1 VICC數字部分的構成　　VICC數字部分的組成模塊如圖1所示。
  • 一種基於FPGA的全光纖電流互感器控制電路設計
    ，所以該方案控制精度提高有限;另一種是以現場可編程門陣列(FPGA)和DSP為核心器件，結合兩者的優點，利用FPGA來完成系統時序控制，DSP實現各種數位訊號處理算法，雖然可以獲得非常高的控制精度，但系統結構相對複雜，可靠性下降。
  • 基於有限狀態機與消息隊列的第三方支付系統補單實踐
    0.引言在日常生活中，從線下的超市購物到線上的外賣點餐、電商網購等，支付無時無刻不在發生，不論是通過現金、pos機刷卡還是微信支付寶等第三方支付。交易核心和支付核心的補單相得益彰，具有一定相似程度的設計與實現，我們就以支付核心的補單為例介紹下異常補單機制。3.補單是如何實現的本章首先了解一下業務流程，說明一下實現補單需要的前提基礎，然後介紹一下補單機制的演進路線，每個版本存在的問題以及在下一個版本是如何解決的。
  • 無人飛行器機載穩定雲臺控制系統的設計
    針對這一問題，設計出一種適用於無人飛行器的機載穩定雲臺控制系統。該雲臺系統採用了三軸穩定結構，控制部分由主控單元模塊、姿態檢測模塊、無刷電機驅動模塊等等構成。主控單元通過對姿態檢測模塊反饋的數據進行互補濾波解算，驅動無刷電機對雲臺姿態進行實時控制。通過對該雲臺控制系統的測試與實驗，無人飛行器搭載該雲臺後，機載視頻圖像更加清晰、穩定，滿足了系統設計要求。
  • 本科畢業設計:基於溫度控制電路的電源監測及延時控制設計(1)
    基於單片機的電壓電流檢測電路使用A/D 轉換晶片ADC0809 設計了一個多路電壓採集系統，其中A/D 轉換結果經過單片機處理後，通過LCD1602顯示相應的數值，實現了對四路電源的電壓和電流的監測。基於CPLD的延時控制電路由輸入鎖存電路，解碼電路和固態繼電器驅動電路等組成，其中輸入鎖存電路和解碼電路等是用VHDL語言編寫的。