基於FPGA的短波AM解調器的設計

摘要：調幅是中短波廣播中一種主要的調製方式。本文針對現有的模擬短波AM解調器的不足，提出了一種基於FPGA的全數字解調器。其最大的優點是將系統中的模擬電路壓縮到最小。短波信號在前端經過模數轉換器採樣後直接送給FPGA處理，有效的避免了過多的模擬電路對系統指標的影響。

本文引用地址：http://www.eepw.com.cn/article/201610/308478.htm

短波通信是歷史最為久遠的無線通信，被廣泛地應用於政府，外交，氣象等領域。由於短波通信設備簡單，機動靈活，成本低廉，傳輸距離遠並且信道不易被摧毀，在通信領域佔有極其重要的地位。在有些短波監測應用中需要在幾十公裡外的地方監測AM電臺，這就需要將短波信號解調後再通過光纖傳輸到監測臺。傳統的短波接收機採用超外差技術，首先通過模擬器件將射頻信號變換到為中頻信號，再對信號進行放大、濾波、解調等處理，這使得系統抗幹擾能力差。現在也有一些數字短波接收機，在中頻對短波信號數位化，再利用DSP實現短波解調。由於依然使用到了太多的模擬器件，使得系統性能提升有限。本文根據軟體無線電的思想，提出一種全數字的短波解調器。使用高速模數轉換器直接射頻採樣，並將高速數據流送給FPGA完成下變頻、濾波、解調。此系統將模擬器件壓縮到最小，使得系統的抗幹擾能力得到極大的提高，這也將系統的解調靈敏度提升到了一個新的高度。

1 AM解調原理

AM信號的時域表示式分別為：

式中，A0為外加的直流分量;m(t)可以是確知信號也可以是隨機信號，但通常認為其平均值為0.即m(t)=0。

AM信號的解調方法有兩種：相干解調和包絡檢波解調。

1.1 相干解調

已調信號的頻譜搬回到原點位置，即可得到原始的調製信號頻譜，從而恢復出原始信號。解調中的頻譜搬移可以使用相乘運算來實現。相干解調的原理框圖如圖1所示。

將已調信號乘上一個與調製器同頻同相的載波，得

相干解調的關鍵是必須產生一個與調製器同頻同相位的載波。如果同頻同相位的條件得不到滿足，則會破壞原始信號的恢復，因此在實際應用中很少使用。

1. 2 包絡檢測法

將信號與一正交載波相乘，如圖2，得到兩路信號：

包絡檢測法對載波信號要求不高，是現在較為常用的短波AM解調方法。

2 基於FPGA的AM解調算法實現

模擬解調用模擬器件完成射頻信號的下變頻、濾波、解調。現有的數字中頻解調也是利用模擬器件將射頻信號下變頻到中頻信號，再通過模數轉換器轉換成數位訊號，最後送給DSP完成解調。在此方案中也同樣需要模擬器件完成信號變頻、濾波，這使得此系統的性能相對於純模擬解調方法提高有限。本文提出的利用FPGA實現短波解調，首先使用高速模數轉換器直接在射頻階段完成數位化，再由FPGA完成濾波、抽取、變頻，將高速寬帶寬數據轉換為低速、帶寬為2KHz的窄帶寬數據，最後根據包絡檢測法解調出音頻信號。具體實現過程框圖如圖3。

全數字短波AM解調系統包括以下6個部分：

1)抗混頻濾波器

短波信號的頻率範圍是50 kHz～30 MHz，抗混頻濾波器的作用是將30 MHz以外的信號濾除，這些帶外信號如果沒有被濾除，經過AD採樣後將在30 MHz帶寬內產生鏡像頻譜，在最後解調出的AM信號中出現雜音。

2)模數轉換器

模數轉換器完成射頻信號的數位化工作。由於是對射頻信號直接數位化，根據奈奎斯特採樣定理，射頻信號的帶寬是30 MHz，則採樣率需達到60 MHz。為了得到更好的SNR，SFDR等指標，我們將採樣率定為100 MHz，選用的AD採樣晶片為linear公司的LTC2217，此晶片的最高採樣率為105 MHz，可以提供高達105 dB的無雜散動態範圍。

3)數字頻率合成器

數字頻率合成器的作用是根據給定的頻率產生對應的正弦數據，為數字混頻器提供混頻數據。常用的實現方法有查找表法和Cordic算法。基於查找表的數字頻率合成器實現過程簡單，但需要佔用大量的存儲器資源，而且精度與存儲器空間大小有直接關係，存儲器空間越大，精度越高。Cordic算法比較複雜，但基於流水線結構的Cordic算法只需移位和加減法操作就可以完成，FPGA資源佔用少。其精度與流水線級數相關，實際情況中可以根據需要選取適當的級數。具體原理在AM包絡檢測中詳細介紹。

4)數字混頻器

與數字中頻解調系統類似，全數字解調系統需要將待解調信號從射頻變頻到中頻。具體的實現過程如圖4所示。

高頻成分cos(2*wcn)由低通濾波器濾除，在本系統中wc定義為待解調的信號頻率。通過數字混頻器將待解調信號搬移到零頻點附近，為下一級數字抽取做準備。FPGA算法實現如下：首先通過上位機軟體設置wc，FPGA內部的數字頻率合成器生成相應頻率的正弦數據，利用FPGA的乘法器完成相乘操作。將乘法器輸出的數據送給數字濾波模塊，就可以將完成頻譜搬移。

5)多級抽取濾波器

多級濾波器是本系統中最重要的部分，其直接關係到整個解調系統的最終性能。短波信號在經過AD採樣後轉換為速率為100 MHz，帶寬為50 kHz～30 MHz的高速數位訊號。而在整個短波波段中有上千個頻道，每個頻道的帶寬只有2～10 kHz，因此需要將單個頻道數據從30MHz帶寬的數據中提取出來。如果直接在100 MHz頻率範圍內設計一個10 kHz帶寬的帶通濾波器，這樣的濾波器通帶要求非常窄，過渡帶要求非常陡，此濾波器係數將達到幾百甚至一千，這對濾波器的實現帶來很大的困難，容易使系統的特性非常的不穩定。因此在實際的設計中，一般都採用多級結構進行分級濾波和抽取，以求降低對抗混疊濾波器的要求。將抽取因子D分解為J個整數的乘積，即：

，此系統可用J級整數因子級聯的形式來實現，如圖5所示。

圖中第i級輸出序列的採樣頻率Fi=Fi-1/Di，hi(n)是第i級抗混頻濾波器，其阻帶截止頻率為：Fsi=Fi/2=Fi-1/2Di，以此設計的每一級抗混頻濾波器可以保證各級抽取後沒有混頻現象。

6)包絡檢測器

包絡檢測是將濾波器提取出的窄帶AM信號通過兩個相互正交的信號相乘，濾除高頻分量後，對這兩路信號取均方根。本文通過cordic算法能夠快速計算出其包絡。原理如下：

假設直角坐標系內有一個初始向量v(x，y)，旋轉θ角度後得到另一個向量v』(x』，y』)，如圖6所示。

由圖6可得：

將此計算值轉換為16 Bit的雙字節發送給音頻DA就可以得到調製在短波信號上的原始音頻信號。

3 設計流程及結果分析

系統設計包括算法仿真，FPGA軟體設計實現。算法仿真通過MATLAB實現，主要包括FIR設計，Cordic算法設計，對濾波後的數據進行頻譜分析以驗證算法的正確性。FPGA設計採用Synopsys公司推薦的設計流程。由於本系統中的模擬器件較少，避免了信號每經過一級模擬器件所產生的劣化，因此全數字解調系統的靈敏度有很大的提高，對調製信號信噪比的要求有很大的降低。通過將此系統與其他模擬解調系統的靈敏度以及對調製信號所要求的最低信噪比所做的對比(表1)得出，本系統在信號很微弱的情況下依然能夠解調出滿足人聽覺的音頻信號。