CBFET運放AD843及其在阻抗匹配電路中的應用

2020-12-05 電子產品世界

摘要:介紹了CBFET(互補雙極型場效應管)運算放大器AD843的主要功能特點及其在阻抗匹配電路中的應用。並通過幾種阻抗匹配電路的比較說明了該晶片的獨特性和優越性,最後給出了AD843的一個應用實例。

關鍵詞:在電路設計中的許多情況下需要進行阻抗匹配變換,以適應各種晶片或元件間的匹配。傳統的阻抗匹配由分立器件組成,因而電路幹擾大、調試麻煩、開發周期長並且維護困難。而一些運放集成晶片由於本身在結構上的設計局限(如頻帶寬度,輸入偏置電路等),遠遠不能滿足較寬頻帶和精確匹配的要求。CBFEY(互補雙級型場效應管)運算放大器AD843卻能以其獨特的CBEFT設計來滿足較精確應用的場合。本文簡單介紹了AD843的特性,並結合筆者的體會以及對幾種阻抗匹配電路的比較,產明了由AD843的組成阻抗匹配電路優越性。最後給出了AD843在筆者虛擬示波器硬體設計中的一個實際應用電路。

AD843除可用於阻抗匹配電路外,還可用於高速採樣保持放大器、高速帶寬有源濾波器、高速積分器以及高速信號調節器等電路。

AD843的主要特點如下:

●AD843具有高轉換率、快速建立時間和低輸入偏置電流等特性,這使得它在12位D/A和A/D緩衝器高速採樣-保持放大器、高速積分器電路等應用方面成為一種理想的放大器;

●獨特的互補雙極型場效應管的內部結構使得AD843具有高輸入阻抗和低輸出阻抗的特點。因而AD843可以代替許多場效應管(EFT)的輸入混合放大器,例如LH0032,LH4104和OPA600;

●採用完全差動輸入方式,這使其在標準的高頻運算放大器應用中(如高速帶寬有源濾波器、高頻信號等)調節起著顯著的作用;

●採有內部雷射晶片微調技術,從而使AD843的輸入補償電壓可低於1mV;

●可利用AD843的1腳和腳8進行外部調零;

●AD843閉環運行時不需要外部補償。

1 引腳功能及特性參數

1.1 引腳功能

CBFEF運算放大器AD843採用8腳DIP封裝形式,圖1是其引腳排列圖,各引腳的功能如下:

1腳(BALANCE):外部調零端;

2腳(-INPUT):反相輸入端;

3腳(+INPUT):同相輸入端;

4腳(-Vs):負電源端;

5腳(NO CONNECT):空腳;

6腳(OUTPUT):輸出端;

7腳(+Vs):正電源端;

8腳(BALANCE):調零端。

1.2 特性參數

AD843在±5V供電情況下的交流及直流特性參數發下:

●交流特性:

單位增益帶寬:34MHz;

快速建立時間:135ns;

轉換速率:250V/μs;

全功率帶寬:3.9MHz;

上升時間:10ns;

輸入電容:6pF。

●直流特性:

輸入失調電壓:最大1mV;

輸入偏置電流:典型值0.6nA;

輸入電壓噪聲:19nV/(Hz)1/2;

開環增益:接500Ω負載時為30V/mV;

輸出電流:最小500mA;

饋電電流:最大13mA;

輸入電阻:10 10Ω;

輸出電阻:12Ω。

2 應用設計

2.1 實際電路要求

圖2是筆者設計的一個虛擬示波器硬體系統的前端模擬部分框圖。其中採集工作由探筆完成,它的輸入端電阻一般在1MΩ以上,不同比例的衰減電路由分立原件組成。增益調節由可調增益運放AD603完成。而AD603的輸入端電阻為100Ω左右,因此信號的輸出電阻應遠小於100Ω,否則電壓分壓將過大。這樣,就要求阻抗變換部分的輸出電阻要小,因此為了防止探頭所採集的信號衰減過多,阻抗變換部分的輸入電阻應在1MΩ左右或更大。而且要求信號帶寬應在10MHz以上。同時要求該阻抗變換對信號不能衰減,即具有可壓跟隨器的作用。並且還要求阻抗變換結構簡單,便於調試。

2.2 分立元件組成的阻抗匹配電路

為了找到一種合適的阻抗匹配電路,筆者對幾種阻抗匹配電路進行了調試和比較,其中分別包括分立器件和集成晶片所構成的電路。

應用分立器件的原因是其價格低廉,為此筆者設計了源極輸出器,它的特點是輸入電阻高,而電壓放大倍數小於且接近於1。

通過實驗觀察發現:分立元器組成的源極輸出器除具上述優點外,同時也存在著以下幾點不足:

(1)該源極輸出器輸出的波形很小。

(2)靜態工作難以設置,致使信號負半周期不能完全輸出。

(3)由於極間電容和導線的電容影響而導致頻帶變窄。

鑑於上述缺點,筆者設計了如圖3所示的偏移電路,該電路採用孿生FET以降低零漂。由於採用恆流源作源極負載,因而增益更趨近於1,且直流工作狀態極為穩定。

但是通過實驗發現,該電路還有以下缺點:

(1)找兩個N溝道結型場效應管特性十分對稱的管子不太容易。

(2)由於極間電容和導線電容的影響,加之源負載的各極間存在的固有電容,致使帶寬變窄。

傳統的模擬示波器的阻抗匹配電路一般均採取上述兩種方式,也可以在源極跟器後設置射極跟隨器或用差分放大等方式來解決上述缺點,但所需用的器件太多,結構複雜。

2.3 集成晶片構成的阻抗匹配電路

集成電路晶片由於其集成度高、幹擾小、性能良好、所佔空間小,因此筆者根據輸入阻抗高、輸出阻抗低、頻帶寬的要求,選取了低功耗運放AD828。

圖4為AD8228的引腳排列,由其組成的阻抗匹配電路如圖5所示。

圖5中,D1、D2為限壓二極體,R1為1MΩ的電阻,運放AD828接成電壓跟隨器形式,通過實驗觀察:該電路在頻帶寬度方面能夠滿足要求。然而,它還是存在著以下幾點不足:

(1)輸入開路時,AD828輸入端3腳有一1.0V的電壓,從而導致輸出端1腳不能為零。而調計要求是:無論輸入零電位還是輸入開路,輸出端都應為零電位。

(2)若減小R1的阻值,AD828輸入端的電壓也將減小。這說明AD828輸入端3腳存在灌電路。

(3)由於灌電流的影響,系統中不同比例衰減電路的不同分壓電阻將在AD828的輸入端3腳產生不同的電壓,從而造成輸出端1腳的電壓誤差,且不易消除。

由於上述電路均不能滿足設計要求。因此筆者選用了AD843晶片並採用了如圖5所示的、與AD828相同的電路來進行阻抗匹配。經過測試發現:當輸入電壓±1V的範圍內時,其頻帶在20MHz左右,可以滿足頻帶要求。並且具有輸入阻抗高、輸出阻抗低的特點,從而達到了系統阻抗匹配電路的要求。

2.4 AD843組成的具體電路

我們知道,示波器所顯示的波形可以上下移動和放大縮小。圖6是一個虛擬示波器硬體系統前端模擬部分的具體電路。圖中,μP741,AD603兩個晶片用來完成示波器的上下移動和放大縮小。晶片AD843在這裡不僅起阻抗變換的作用,而且承擔著和μP741一起來完成示波器所顯示的波形的上下移動的任務。波形放大縮小的粗調由不同比例的衰減電路完成,波形放大縮小的細調則由AD603。

3 注意事項

(1)同多數高帶寬放大器一樣,AD843易受負載電路的影響,尤其是在用作電壓跟隨器時,負載電容在小於20pF時對AD843的額定性能影響不大。但在負載電容較大時對AD843影響就不能忽視了。如階越響應的尖峰情況。這時應當用電阻或電阻、電容的組合來構成反饋進行調節。

(2)AD843的靜態功耗要比許多高速運放低,因而不需要散熱器。但是如果負載電阻過低,那麼流過負載的電路會增大,從而導致明顯的溫度上升,使輸入偏置電流增高。這時可加一個小散熱器。

(3)AD843電路的導線連接應儘可能短,提供低電抗、低電感的電路通道以減少高頻時的耦合。

(4)集成電路插座應儘量避免,因為它們有可能增加線間電容而降低帶寬。

(5)AD843的電源端應加2.2μF和0.1μF的兩個並聯電容以使供電穩定。

4 結束語

通過幾種阻抗變換的電路比較,以及在虛擬示波器硬體系統前端模擬部分的實際應用,筆者認為:AD843在完成阻抗變換方面優勢明顯,完全能夠符合設計的需要。可大大減輕調試的工作量和幹擾帶來的麻煩,是一種應用十分廣泛的新型晶片。

相關焦點

  • 阻抗匹配電路的作用,阻抗匹配的理想模型
    阻抗匹配電路的作用,阻抗匹配的理想模型 李倩 發表於 2018-08-29 10:27:29 一、 阻抗匹配電路的作用 阻抗控制在硬體設計中是一個比較重要的環節
  • 射頻電路阻抗匹配原理
    阻抗匹配   信號傳輸過程中負載阻抗和信源內阻抗之間的特定配合關係。      射頻電路阻抗匹配原理   在低頻電路中,大多數放大器是電壓放大器。該電路要求與負載阻抗相比,信號源阻抗要非常低。假如一個傳感器或信號源的輸出阻抗是25Ω,一旦接收此信號的放大器的輸人阻抗遠大於25Ω時,這個電路就能正常工作了。「遠大於」的物理意義就是要大1O倍以上,雖然有時要求大100倍以上。因此對於25Ω的信號源來說,雖然最苛刻的條件要求輸入阻抗是2500Ω,而實際放大器的典型輸入阻抗要遠小於這個值。   射頻電路與此有一些不同。
  • 集成運放的非線性失真分析及電路應用
    運算放大器廣泛應用在各種電路中,不僅可以實現加法和乘法等線性運算電路功能,而且還能構成限幅電路和函數發生電路等非線性電路,不同的連接方式就能實現不同的電路功能。集成運放將運算放大器和一些外圍電路集成在一塊矽片上,組合成了具有特定功能的電子電路。集成運放體積小,使用方便靈活,適合應用在移動通信和數碼產品等便攜設備中。  線性特性是考查具有放大功能的集成運放和接收射頻前端電路的一個重要參數,並且線性範圍對集成運放的連接方式也有很大影響。集成運放的線性範圍太小,就會造成輸出信號產生多次諧波和較大的諧波功率,嚴重地影響整個電路的功能。
  • 03.運放參數---輸入阻抗和輸入電容
    下圖 1 形象的說明了運放的輸入端阻抗的特性。主要有兩個參數,輸入阻抗和輸入電容。對於電壓反饋型運入,輸入阻抗主要由輸入級的決定,一般BJT輸入級的運放。的共模輸入阻抗會大於40MΩ。差模輸入阻抗大於200GΩ。對於JFET和CMOS輸入級的運放,輸入阻抗要大的多。這個阻抗通常表現為電阻性。作為常識被我們所熟知。
  • 淺析音響各種pop音及功放的阻抗匹配
    單端輸入模式應用時需要更加注意音頻信號的走線和地平面的分布,因為單端輸入模式沒有能力抑制系統中的公模幹擾信號。 2. 相比差分信號輸入模式下,單端輸入,需要輸入兩倍的輸入信號電平來達到相同的輸出功率。 3. 單端輸入模式必須注意P/N 腳電路網絡的阻抗匹配,儘量不要在輸入級使用複雜的濾波網絡。
  • 高速應用中電流反饋運放電路
    那麼如何構建這些電路呢?電流反饋運放具有一個與差分對相對的輸入緩衝器,該輸入緩衝器大多數情況下常常是射極跟隨器或其它非常類似的電路。正相輸入端具有高阻抗,而緩衝器的輸出,即放大器的反相輸入具有低阻抗。相比之下,電壓反饋放大器的輸入都是高阻。
  • 還在為電路的莫名噪聲頭疼?運放噪聲100問幫你解困
    [答:] 對於運放噪聲的計算其實跟電路應用中有很大差別,建議根據datasheet中的參考噪聲進行估計,並根據評估板和標準測試方法評估運放的實際噪聲水平。 Q30 [問] 能否介紹一下來自傳感器方面的噪音?謝謝!
  • 運放電路超高精度電阻使用:匹配和穩定的重要性
    在這種配置下,運放產生的輸出電位(相對於電路地)通常比其輸入端之間的電位差大數千倍。n9Rednc精密放大器和模數轉換器(ADC)的實際性能通常難以實現,因為數據表規格是基於理想的組件。精心匹配的電阻網絡比不匹配的分立元件在匹配精度上高几個數量級,確保數據表規格滿足精密集成電路(IC)要求。n9Rednc在電源方案的單片IC設計中,我們經常會用到精確匹配內部組件的能力。
  • 集成運放的線性應用
    打開APP 集成運放的線性應用 姚遠香 發表於 2018-08-22 17:42:35 它的內部是直接耦合的多級放大器,整個電路可分為輸入級、中間級、輸出級三部分。輸入級採用差分放大電路以消除零點漂移和抑制幹擾;中間級一般採用共發射極電路,以獲得足夠高的電壓增益;輸出級一般採用互補對稱功放電路,以輸出足夠大的電壓和電流,其輸出電阻小,負載能力強。   集成運放廣泛用於模擬信號的處理和產生電路之中,因其高性能、低價位,在大多數情況下,已經取代了分立原件放大電路!
  • 解析運放電路選型原則
    在學習運放選型前,我們需要先來透測的學習運放電路的內部結構和原理,對於我們來說運算放大器是模擬電路中十分重要的元件,它能組成放大、加法、減法、轉換等各種電路,我們可以運用運放的「虛短」和「虛斷」來分析電路,然後應用歐姆定律等電流電壓關係,即可得輸入輸出的放大關係等。 由於運放的電壓放大倍數很大,一般通用型運算放大器的開環電壓放大倍數都在80 dB以上。
  • ad835中文資料匯總(ad835管腳圖及功能_特性參數及應用電路)
    打開APP ad835中文資料匯總(ad835管腳圖及功能_特性參數及應用電路) 發表於 2018-05-16 09:32:09
  • ...整流電路電路圖及其原理,精密整流電路和普通整流電路有什麼區別?
    圖中精密全波整流電路的名稱,純屬本人命的名,只是為了區分;除非特殊說明,增益均按1設計。  圖7,8,9三種電路,當運放A1輸出為正時,A1的負反饋是通過二極體D2和運放A2構成的複合放大器構成的,由於兩個運放的複合(乘積)作用,可能環路的增益太高,容易產生振蕩。
  • 十種最經典的精密整流電路電路圖及其原理,精密整流電路和普通整流...
    圖3的優點是輸入高阻抗,匹配電阻要求R1=R2,R4=2R3  圖7,8,9三種電路,當運放A1輸出為正時,A1的負反饋是通過二極體D2和運放A2構成的複合放大器構成的,由於兩個運放的複合(乘積)作用,可能環路的增益太高,容易產生振蕩。
  • 基於Ansoft Designer的射頻功放電路阻抗匹配優化
    針對工作頻率為433MHz的射頻功率放大電路中的阻抗匹配問題,提出了基於EDA軟體——Ansoft designer的阻抗匹配優化設計方法。運用Ansoft designer對射頻功放電路進行了阻抗匹配優化設計,並對電路進行了仿真分析。
  • 運放加偏置電壓電路圖分析
    1)偏置電路   在TI公司LM358的數據手冊中,運放內部的偏置電路已經全部用等效電流源替代。   但是該偏置電壓源的輸出阻抗大(因為在電池供電的設備中對功耗要求非常嚴格,所以電阻不能太小),輸出電流IO的變化對偏置電壓精度的影響很大。因此電阻分壓法一般適用於偏置電壓精度要求不高的場合。   2)運放電壓跟隨器   法運放電壓跟隨器法的電路原理圖如圖4(b)所示。
  • 關於運放的平衡電阻的那些事兒
    有些運放偏置電流很小,即使輸入端電阻不平衡也不會對失調電壓產生什麼影響,這些電路就可以不要求 輸入端電阻平衡。  以反相放大器來說明平衡電阻的作用。如圖所示。  運放輸入端所接電阻要平衡,目的是使運放的偏置電流不會產生附加的失調電壓。但有些電路對失調電壓要求並不高。例如交流音頻放大器,有些運放偏置電流很小,即使輸入端電阻不平衡也不會對失調電壓產生什麼影響,這些電路就可以不要求輸入端電阻平衡。尤其是現在基於CMOS工藝的運放,輸入偏置電流都是幾個pA,加不加平衡電阻的影響就微乎其微了。
  • 多角度分析運放電路如何降噪,解決方法都在這裡了!
    ,100Hz紋波是主要的電源噪聲,對於運放電路,100Hz噪聲電平通常要求控制在10nV-100nV(RTI)內,這取決於三個因素:運放在100Hz時的電源抑制比(PSRR),穩壓器的紋波抑制比及穩壓器的輸入濾波電容的大小。
  • 集成運放電路設計原理圖
    集成運放電路設計原理圖本文引用地址:http://www.eepw.com.cn/article/201610/311534.htm  一、集成電路及其特點  集成電路是利用氧化,光刻,擴散,外延,蒸鋁等集成工藝,把電晶體,
  • 學霸帶你飛 | 這些運放基本電路全解析,了解一下
    我們經常看到很多非常經典的運算放大器應用圖集,但是這些應用都建立在雙電源的基礎上,很多時候,電路的設計者必須用單電源供電,但是他們不知道該如何將雙電源的電路轉換成單電源電路。在有些應用中可以忽略緩衝運放。  在下文中,有一些電路的虛地必須要由兩個電阻產生,但是其實這並不是完美的方法。在這些例子中,電阻值都大於100K,當這種情況發生時,電路圖中均有註明。
  • PCB設計中阻抗匹配與0歐電阻的作用介紹
    根據接入方式阻抗匹配有串行和並行兩種方式;根據信號源頻率阻抗匹配可分為低頻和高頻兩種。 (1)高頻信號一般使用串行阻抗匹配。串行電阻的阻值為20~75Ω,阻值大小與信號頻率成正比,與PCB走線寬度成反比。在嵌入式系統中,一般頻率大於20M的信號且PCB走線長度大於5cm時都要加串行匹配電阻,例如系統中的時鐘信號、數據和地址總線信號等。