射頻電路設計要點最全匯總

　　【1】射頻電路中元器件封裝的注意事項

本文引用地址：http://www.eepw.com.cn/article/201809/391593.htm

　　成功的RF設計必須仔細注意整個設計過程中每個步驟及每個細節，這意味著必須在設計開始階段就要進行徹底的、仔細的規劃，並對每個設計步驟的進展進行全面持續的評估。而這種細緻的設計技巧正是國內大多數電子企業文化所欠缺的。

　　近幾年來，由於藍牙設備、無線區域網路(WLAN)設備，和行動電話的需求與成長，促使業者越來越關注RF電路設計的技巧。從過去到現在，RF電路板設計如同電磁幹擾(EMI)問題一樣，一直是工程師們最難掌控的部份，甚至是夢魘。若想要一次就設計成功，必須事先仔細規劃和注重細節才能奏效。

　　射頻(RF)電路板設計由於在理論上還有很多不確定性，因此常被形容為一種「黑色藝術」(black art) 。但這只是一種以偏蓋全的觀點，RF電路板設計還是有許多可以遵循的法則。不過，在實際設計時，真正實用的技巧是當這些法則因各種限制而無法實施時，如何對它們進行折衷處理。重要的RF設計課題包括：阻抗和阻抗匹配、絕緣層材料和層疊板、波長和諧波...等。

　　該視頻是描述了射頻電路中，新建電路元器件封裝大小的注意事項。

　　在 WiFi 產品的開發過程中，射頻電路的布線(RF Circuit Layout Guide)是極為關鍵的一個過程。很多時候，我們可能在原理上已經設計的很完善，但是在實際的制板，上件過後發現很不理想，實際上這些都是布線(Layout)做的不夠完善的原因。本文將以一個無線網卡的布線實例及本人的一點工作經驗為大家講解一下射頻電路在布線中應該注意的一些問題。

　　電路板的疊構(PCB Stack Up)

　　在進行布線之前，我們首先要確定電路板的疊構，就像蓋房子要先有房子的牆壁。電路板的疊構的確定與電路設計的複雜度，電磁兼容的考慮等很多因素有關。下圖給出了四層板，六層板和八層板的常用疊構方式。

　　在無線網卡的PCB疊構中，基本上不會出現單面板的情況，所以本文也不會對單面板的情況加以討論。

　　兩層板設計中應該注意的問題。

　　在四層板的設計中，我們一般會將第二層作為完整的地平面，同時，也會把重要的信號線走在頂層(當然包括射頻走線)，以便於很好的控制阻抗。在六層板或者更多層板的設計中，我們同樣會將第二層作為完整的地平面，然後在頂層走最重要的信號線。

　　PS：可以使用Polar計算單端阻抗與阻抗等，有些Layout軟體自身就集成了阻抗計算器，如Allegro。

　　阻抗控制

　　在我們進行原理設計與仿真之後，在Layout中很值得注意的一件事情就是阻抗控制。眾所周知，我們應該儘量保證走線的特徵是50歐姆，這主要和線寬有關，在本實例中，是兩層半，在Polar中採用Surface Coplanar Line模型進行阻抗的計算，我們可以得到一組比較理想的值：Height(H)=39.6mil, Track(W)=30mil, Track(W1)=30mil,Thickness=1OZ=1.4mil, Separation(S)=7mil, Dielectric(Er)=4.2，對應的特徵阻抗是52.14歐姆，符合要求。如下圖中高亮的線就是這樣的一條射頻走線。

　　射頻元器件的擺放

　　相信做過射頻設計的人都應該知道，我們應該儘可能的使走線的長度較短，元器件擺放的越緊湊越好(特殊要求除外)，同時，也會儘可能的保證元器件的擺放對布線很有利(不要使走線繞來繞去的)。如下圖，是射頻功率放大器(PA，Power Amplifier)的周圍器件的擺放，我們看到，元器件之間的距離很小。

　　射頻走線應該注意的問題

　　如前所述，射頻走線的長度要儘量短，線寬嚴格按照計算好的值去設定。在走線是尤其要注意的是，射頻走線中不要有任何帶有尖狀的折點，在走線的轉折處，最好要用弧線來實現，如下圖

　　其次，在多層板的走線中，有可能重要的射頻線要產生不可避免的交叉，這時我們就要使用我們最不想使用的東西：過孔。這樣，會有部分射頻信號線走到底層甚至中間層，但無論是哪一層，射頻走線一定會有參考平面，這時一個值得注意的問題就是不要跨層，或者說不要使地平面不連續。

　　過孔的放置

　　過孔的放置真的是一件比較複雜的事情，本文只討論那種接地的過孔。

　　首先，射頻走線的旁邊的地線最好能通過過孔打穿，接到底層或者中間層的地平面上，這樣可以是任何幹擾信號或者輻射有最短的到地的通路，但是，過孔與射頻信號線的距離又不能太近，否則會嚴重影響射頻信號質量，在實際的設計過程中可靈活把握，如下圖，我們看到，高亮的信號線兩層分布著很多過孔。

　　其次，在面積較大的地平面處，我們通常會放置很多的過孔用於連接不同層的地。這在射頻電路的布線中，要注意的就是大過孔要沒有規律的打，最好能弄成菱形的，這樣可以最大限度的抑制各種幹擾。

　　【2】射頻電路電源設計注意事項

　　(1)電源線是EMI 出入電路的重要途徑。通過電源線，外界的幹擾可以傳入內部電路，影響RF電路指標。為了減少電磁輻射和耦合，要求DC-DC模塊的一次側、二次側、負載側環路面積最小。電源電路不管形式有多複雜，其大電流環路都要儘可能小。電源線和地線總是要很近放置。

　　(2)如果電路中使用了開關電源，開關電源的外圍器件布局要符合各功率回流路徑最短的原則。濾波電容要靠近開關電源相關引腳。 使用共模電感，靠近開關電源模塊。

　　(3)單板上長距離的電源線不能同時接近或穿過級聯放大器(增益大於45dB)的輸出和輸入端附近。避免電源線成為RF信號傳輸途徑，可能引起自激或降低扇區隔離度。長距離電源線的兩端都需要加上高頻濾波電容，甚至中間也加高頻濾波電容。

　　(4)RF PCB的電源入口處組合併聯三個濾波電容，利用這三種電容的各自優點分別濾除電源線上的低、中、高頻。例如：10uf，0.1uf，100pf。並且按照從大到小的順序依次靠近電源的輸入管腳。

　　(5)用同一組電源給小信號級聯放大器饋電，應當先從末級開始，依次向前級供電，使末級電路產生的EMI 對前級的影響較小。且每一級的電源濾波至少有兩個電容：0.1uf，100pf。 當信號頻率高於1GHz時，要增加10pf濾波電容。

　　(6)常用到小功率電子濾波器，濾波電容要靠近三極體管腳，高頻濾波電容更靠近管腳。三極體選用截止頻率較低的。如果電子濾波器中的三極體是高頻管，工作在放大區，外圍器件布局又不合理，在電源輸出端很容易產生高頻振蕩。線性穩壓模塊也可能存在同樣的問題，原因是晶片內存在反饋迴路，且內部三極體工作在放大區。在布局時要求高頻濾波電容靠近管腳，減小分布電感，破壞振蕩條件。

　　(7)PCB的POWER部分的銅箔尺寸符合其流過的最大電流，並考慮餘量(一般參考為1A/mm線寬)。

　　(8)電源線的輸入輸出不能交叉。

　　(9)注意電源退耦、濾波，防止不同單元通過電源線產生幹擾，電源布線時電源線之間應相互隔離。電源線與其它強幹擾線(如CLK)用地線隔離。

　　(10)小信號放大器的電源布線需要地銅皮及接地過孔隔離，避免其它EMI幹擾竄入，進而惡化本級信號質量。

　　(11)不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的幹擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。

　　(12)PCB板層分配便於簡化後續的布線處理，對於一個四層PCB板(WLAN中常用的電路板)，在大多數應用中用電路板的頂層放置元器件和RF引線，第二層作為系統地，電源部分放置在第三層，任何信號線都可以分布在第四層。

　　第二層採用連續的地平面布局對於建立阻抗受控的RF信號通路非常必要，它還便於獲得儘可能短的地環路，為第一層和第三層提供高度的電氣隔離，使得兩層之間的耦合最小。當然，也可以採用其它板層定義的方式(特別是在電路板具有不同的層數時)，但上述結構是經過驗證的一個成功範例。

　　(13)大面積的電源層能夠使Vcc布線變得輕鬆，但是，這種結構常常是引發系統性能惡化的導火索，在一個較大平面上把所有電源引線接在一起將無法避免引腳之間的噪聲傳輸。反之，如果使用星型拓撲則會減輕不同電源引腳之間的耦合。

　　上圖給出了星型連接的Vcc布線方案，該圖取自MAX2826 IEEE 802.11a/g收發器的評估板。圖中建立了一個主Vcc節點，從該點引出不同分支的電源線，為RF IC的電源引腳供電。每個電源引腳使用獨立的引線在引腳之間提供了空間上的隔離，有利於減小它們之間的耦合。另外，每條引線還具有一定的寄生電感，這恰好是我們所希望的，它有助於濾除電源線上的高頻噪聲。

　　使用星型拓撲Vcc引線時，還有必要採取適當的電源去耦，而去耦電容存在一定的寄生電感。事實上，電容等效為一個串聯的RLC電路，電容在低頻段起主導作用，但在自激振蕩頻率(SRF)：

　　之後，電容的阻抗將呈現出電感性。由此可見，電容器只是在頻率接近或低於其SRF時才具有去耦作用，在這些頻點電容表現為低阻。

　　給出了不同容值下的典型S11參數，從這些曲線可以清楚地看到SRF，還可以看出電容越大，在較低頻率處所提供的去耦性能越好(所呈現的阻抗越低)。

　　在Vcc星型拓撲的主節點處最好放置一個大容量的電容器，如2.2μF。該電容具有較低的SRF，對於消除低頻噪聲、建立穩定的直流電壓很有效。IC的每個電源引腳需要一個低容量的電容器(如10nF)，用來濾除可能耦合到電源線上的高頻噪聲。對於那些為噪聲敏感電路供電的電源引腳，可能需要外接兩個旁路電容。例如：用一個10pF電容與一個10nF電容並聯提供旁路，可以提供更寬頻率範圍的去耦，儘量消除噪聲對電源電壓的影響。每個電源引腳都需要認真檢驗，以確定需要多大的去耦電容以及實際電路在哪些頻點容易受到噪聲的幹擾。

　　良好的電源去耦技術與嚴謹的PCB布局、Vcc引線(星型拓撲)相結合，能夠為任何RF系統設計奠定穩固的基礎。儘管實際設計中還會存在降低系統性能指標的其它因素，但是，擁有一個「無噪聲」的電源是優化系統性能的基本要素.