運放塊壓擺率單位增益頻寬和邏輯器件傳輸延時

2020-12-08 電子產品世界

  文章原創作者captzs,希望此帖對大家有用。

本文引用地址:http://www.eepw.com.cn/article/282302.htm

  1),運放壓擺率(SR):運放塊單位時間輸出電平變量。

  SR=2πfVpk公式計算正弦波的升降沿斜率,作為選擇運放壓擺率參數的依據,公式推導:

  

 

  那麼三角波和矩形波/梯形波電路如何計算?

  1-1),波形對稱的三角波(圖紅線)電平從0上升到Vpk,所用時間(t2-t1)=1/4周期,因為周期T=1/頻率f,所以,上升斜率=Vpk/(1/4T)=4×f×Vpk,即計算運放塊工作於三角波線性電路壓擺率公式:SR=4×f×Vpk。壓擺率少於此公式的計算值,輸出信號就失真如綠線。

  波形不對稱的三角波,則要參照梯形波計算方法。

  

 

  1-2)矩形波/梯形波壓擺率

  無論頻率多少,理想矩形波前後沿垂直,無限大壓擺率的運放塊輸出信號才不失真;而梯形波,運放塊壓擺率不小於其前後沿斜率,輸出信號才不失真。只能用SR=Vpk/(t2-t1)公式。如圖前後沿斜率對稱梯形波(紅線),上升沿從0至1V所用時間10ns,則斜率=1e+8v/s。小於此壓擺率,波形失真如圖綠線。

  前後沿斜率不對稱時,壓擺率的計算要就高者。

  

 

  1-3)壓擺率幾個注意事項

  AA)上述公式計算結果是運放塊線性工作的最低壓擺率。

  BB)度量條件一樣的壓擺率才可比對。

  CC)運放塊壓擺率不隨放大倍數改變。

  DD)運放塊的壓擺率大於輸入信號斜率,輸出波形斜率同輸入信號。

  EE)運放塊的壓擺率小於或等於輸入信號斜率,輸出波形斜率同壓擺率。

  2)運放塊單位增益頻寬(DB)

  單位增益頻寬是增益為1的增益頻寬積,增益頻寬積是固定值,增益越大,單位增益頻寬越小,要根據運放塊放大倍數選擇單位增益頻寬。如果選擇小單位增益頻寬的運放塊,輸出波形就非線性「失真」。

  仿真測試,輸入10mv/1MHz(1e+6)正弦波(圖紅線),壓擺率設置默認,取單位增益頻寬1e+6Hz運放塊接成跟隨器,輸出信號如圖1:1綠線,明顯失真。頻寬大至1.5e+7Hz ,目視輸出信號才不失真,如圖1:15黑線重疊於紅線。但是,梯形波電路,單位增益頻寬最少是輸入信號的40倍(黑線重疊於紅線);矩形波電路,最少100倍,目視輸出信號才不失真,即使選擇較大壓擺率也無濟於事。

  

 

  3)邏輯器件的傳輸延時:分上升和下降延時,輸入信號加到諸如門電路、施密特、RS、JK等觸發器的輸入端,其輸出信號電平從低電平(一般是0)上升規定值所用的時間叫上升延時;而輸出信號電平從規定值下降到低電平(一般是0)所用的時間叫下降延時。

  AA)傳輸延時極小的器件,可以將輸入信號整形成為矩形波。

  BB)輸出信號波形特徵由傳輸延時參數決定。

  CC)設定延時參數得到對應的定時。

  DD) 寬度小於傳輸延時的脈衝會被濾掉。

  EE)利用上升和下降延時不對稱器件完成特殊功能。

  4)壓擺率與單位增益引起的非線性特徵及其運用

  如下圖,正弦波(紅線)經壓擺率較小的運放塊,輸出波形(黑線),除了移相、幅度縮小外,其升降沿成了斜直線;矩形波(紅線)則前後沿斜率變緩或者變成三角形(黑線)。

  

 

  如下圖正弦波(紅線)經單位增益頻寬較小的運放塊輸出波形(綠線),保持原形移相但幅度明顯縮小, 單位增益頻寬更小時就如黑線;梯形波(紅線)則象阻容移相/積分一樣。

  

 

  了解其波形特徵,便可正確運用:

  AA) 壓擺率適度小而單位增益頻寬足夠大(太小則輸出波形前後沿成弧線)的運放塊跟隨器,可以將矩形波轉換為梯形波或三角波;數個跟隨器連用則成為正弦波。

  BB)壓擺率和單位增益頻寬適度小的運放塊跟隨器,等效於濾波器抑制窄脈衝和高頻信號。

  CC)單位增益頻寬小的高倍放大運放塊,等效於RC積分電路,多級連用更佳。

  DD)當發現線性運用運放塊輸出信號失真,對照上波形圖判別那個參數選擇錯。


相關焦點

  • 運放塊輸出失調電壓消除,只需一個電阻(上集)
    輸出失調電壓和靜態基極電流是運放塊參數中的「壞孩子」, 造成輸出信號中軸偏離0軸的豎向失真,甚至飽和,制約弱信號放大電路的增益,現有的解決方案已經不少,但本仿真僅有一個電阻,讓其缺點相剋,就變成「好孩子」。
  • 基於可編程邏輯器件實現可攜式數字正交鎖相放大器的應用方案
    基於可編程邏輯器件實現可攜式數字正交鎖相放大器的應用方案 謝桂輝,鄭旭初, 發表於 2020-12-03 08:49:00 作者:謝桂輝,鄭旭初,趙天明,劉子緒,趙
  • 計算放大器電路的大信號帶寬就用壓擺率
    如果輸入信號是小信號使用增益帶寬積參數是合理的,而當輸入信號為大信號時,還使用增益帶寬積參數進行評將會導致設計缺陷。本篇將通過一個實例分析,壓擺率與大信號帶寬(滿功率帶寬)的關係,以及一種快捷仿真滿功率帶寬的方式。
  • 運放塊輸出失調電壓消除,只需一個電阻(下集)
    運放塊輸出失調電壓消除,只需一個電阻(結束帖)。本文引用地址:http://www.eepw.com.cn/article/282304.htm  3),同相放大電路Uos的消除  電路A用於測試,電路B用於消除Uos。
  • 說了這麼久的信道和頻寬,這回總算能弄明白啦!
    為了讓家裡各處信號都滿格,太多的人進行了思考和折騰。通過多方實驗證明,改變信道是改善家庭中wifi信號差問題的辦法之一。因此下面我們來了解一下,擁擠的信道路由器怎麼設置才能夠得到更好的wifi信號。時常有人問到,「信道、頻寬怎麼設置?、信道打到最高嗎?、頻寬我調成80M是不是信號更好了?」等等問題,又或者在信號不穩定的時候工程師也會指導調整信道與頻寬值。那無線信道和頻寬到底什麼意思呢?針對大家的疑惑,我簡單的介紹一下這兩個概念。什麼是信道?
  • 基於DSP器件和PLD邏輯器件實現矩陣變換器系統的設計
    基於DSP器件和PLD邏輯器件實現矩陣變換器系統的設計 王勇,呂徵宇,汪槱 發表於 2020-12-03 09:58:36 1 引言 矩陣式變換器是一種具有優良的輸入輸出特性的新型交
  • 雙極性器件還是CMOS器件比較
    這些趨勢將推動現有工藝技術的改良,以滿足能源採集特性和其它非標準傳感器功能。  模擬性能  首先以超聲波設備為例來探討模擬性能需求。通過該範例,本文將介紹如何在性能、功耗、尺寸以及集成度之間進行權衡,並檢測雙極性與CMOS工藝技術的適用性。圖1是典型超聲波機器的系統方框圖,展示了傳輸與接收兩個部分。
  • 使用合適的高電壓運算放大器安全、高效地控制和放大高電壓
    該器件可以使用 ±110 V 雙對稱電源、非對稱電源或 +220 V 單電源供電,並且輸出電壓可達 ±12 V 至 ±110 V,同時電流可高達 20 mA。 170 分貝 (dB) 的開環增益 (AOL) 是該器件高性能表現的一個關鍵因素。該器件能夠輕鬆驅動中等容性負載,但隨著負載電容增大,傳遞函數的極點將發生偏移,從而導致輸出峰值,並且可能因相位裕度降低而出現不穩定情況。
  • 可編程邏輯器件和ASIC對比介紹
    1.1 可編程邏輯器件 可編程邏輯器件PLD(Programmable Logic Device)就是一種可以由用戶定義和設置邏輯功能的數字集成電路,屬於可編程 ASIC。PLD的種類較多,目前廣泛使用的PLD器件主要是複雜可編程邏輯器件CPLD(Complex Programmable Logic Device)和現場可編程門陣列FPGA(Field Programmable Gate Array) 。 CPLD器件內部含有許多邏輯塊和連線資源,而邏輯塊由與-或陣列和觸發器等構成,邏輯塊的功能由用戶編程決定。
  • 自舉低壓運算放大器通過以實現高壓信號和電源工作的應用
    回答:您可以採用具有出色輸入特性的運算放大器,並進一步提高其性能,使其電壓範圍、增益精度、壓擺率和失真性能均優於原來的運算放大器。我曾設計過一個精密電壓表的輸入,需要一個亞皮安輸入單位增益放大器/緩衝器,其低頻噪聲小於1μV p-p,失調電壓低至大約100μV,非線性誤差小於1 ppm。它還需要在音頻和60 Hz頻率下具有非常低的交流失真,以便利用不斷增強的ADC解析度。這足夠雄心勃勃,但它同時需要使用±50 V電源緩衝±40 V信號。
  • 低壓運算放大器通過自舉以實現高壓信號和電源工作的應用
    您可以採用具有出色輸入特性的運算放大器,並進一步提高其性能,使其電壓範圍、增益精度、壓擺率和失真性能均優於原來的運算放大器。  我曾設計過一個精密電壓表的輸入,需要一個亞皮安輸入單位增益放大器/緩衝器,其低頻噪聲小於1 μV p-p,失調電壓低至大約100 μV,非線性誤差小於1×10 -6 。