zxl2431 發表於 2020-09-04 17:02:17
早期電子系統硬體設計採用分立元件，隨著集成電路的出現和應用，人們選用功能固定的標準集成電路（例如各種邏輯門，編碼器，解碼器，觸發器，和計數器等）構成硬體系統，後來，又以微處理器為核心構成系統，現在則廣泛採用專用集成電路（ASIC）來構成系統，一個複雜的數字系統只要一片或則是幾片ASIC即可實現。
製作ASIC的方法大致分為兩種，一種是掩膜處理方法（掩膜處理是IC的一種製作工藝，指在IC的不同製造階段需要處理晶片上的不同位置，這就需要遮住其他的不需要處理的地方，稱為不同的掩膜層），由半導體廠家製造；另一種是使用現場可編程器件實現，用戶通過計算機和EDA開發工具，將所設計的電路或則是系統「編程」到晶片上，就可以得到一塊專用集成電路。
1.1 可編程邏輯器件
可編程邏輯器件PLD（Programmable Logic Device）就是一種可以由用戶定義和設置邏輯功能的數字集成電路，屬於可編程 ASIC。PLD的種類較多，目前廣泛使用的PLD器件主要是複雜可編程邏輯器件CPLD（Complex Programmable Logic Device）和現場可編程門陣列FPGA（Field Programmable Gate Array） 。
CPLD器件內部含有許多邏輯塊和連線資源，而邏輯塊由與-或陣列和觸發器等構成，邏輯塊的功能由用戶編程決定。邏輯塊之間，邏輯塊與晶片外部可以通過可編程的連線資源實現信息交換。通常CPLD器件採用COMS E2PROM工藝製作，當用戶的邏輯寫入後即使掉電也不會丟失。通常CPLD內部還集成了E2PROM，FIFO，或則是雙口RAM，以適應不同功能的數字系統設計。
FPGA是另一類可編程邏輯器件，在結構上與CPLD有很大的差別，電路設計不受與-或陣列結構的兩級組合邏輯限制。晶片內部主要由許多可編程邏輯模塊組成，靠縱橫交錯的分布式可編程互聯線連接起來，可構成極其複雜的邏輯電路。它更適用於實現多級邏輯功能，並且具有更高的集成密度和應用靈活性。目前，主要有基於COMS SRAM工藝製造的FPGA和基於反熔絲工藝製造的FPGA兩種類型。由於SRAM中數據理論上可以進行無數次的寫入，所以基於SRAM技術的FPGA可以進行無限次編程。但是，SRAM具有數據易失性的特點，即一斷電，其原有的邏輯功能將消失，所以在使用這類FPGA時外部需要一個PROM保存編程數據，上電後FPGA先從讀入編程數據進行初始化，然後才開始正常工作。基於反熔絲技術的FPGA則只能編程一次，此類FPGA比較適合定型產品和大批量應用。
可編程邏輯器件是組成數字邏輯系統的理想器件，設計時只需要通過定義器件內部的邏輯和輸出/輸入引腳，就可以實現各種邏輯功能，而且由於定義引腳的靈活性，大大減輕了電路圖和電路板設計的工作量和難度，從而有效地增加了設計的靈活性，提高工作效率。和ASIC相比，這種方法的缺點是單片成本較高，電路的性能受到PLD器件的限制，很難實現高性能或有特殊要求的設計。
1.2 專用集成電路
ASIC晶片主要由半導體廠家採用半定製的方法製造，常用的有門陣列（Gate Array）和標準單元（Standard Cell）兩種類型。門陣列和標準單元的內部結構不同，使用的製造技術也不一樣，因而他們的成本，生產時間，效率也不一樣。
門陣列是一種用掩膜版編程的集成電路設計技術。門陣列技術包括COMS門陣列，射極耦合邏輯（ECL）門陣列，BiCMOS門陣列，數字和模擬兼容門陣列。半導體廠家預先在晶片上製備邏輯門或元件的規則陣列，一直加工到互連線光刻之前一道工序，這樣的半成品晶片被稱為門陣列母片。然後，廠家根據客戶的要氣，設計互連線版圖並進行製版及光刻加工，晶片就成為一個滿足用戶要求的專用集成電路。因此，門陣列母片可以大量生產，只需改變互連線版圖，即可適應多品種的要求。通常編程的工藝層只限於最後的互連線（單層或多層布線層）。門陣列設計技術的優點是周期短，成本低，成功率高，可靠性好；但也存在著設計不夠靈活，門的利用率低，功耗較大等缺點。
標準單元是目前使用較多的一種半定製晶片。半導體廠家預先設計好具有一定邏輯功能的單元電路（如觸發器，加法器，計數器和RAM等），並且這些單元電路的布局布線工作已經完成，經過嚴格的測試，能保證邏輯功能和良好的時序功能，然後以標準單元庫的形式提供給設計者。ASIC設計者能把這些已經具有一定功能的單元連接到一起實現所需要的功能，就像印製電路板設計者在PCB板上將那些具有特定功能的邏輯器件進行連接時一樣的。當然，需要設計者利用半導體廠商提供的布局布線工具將這些邏輯單元儘可能以最優化的方式布局布線到晶片上。
與門陣列不同的是，儘管這些標準邏輯單元已經預先設計好，但並不預先放到晶片中（因為廠家事先不知道設計者的設計情況，沒有一種通用的方式決定各種邏輯單元使用的數量和具體的擺放位置）。因而標準單元設計沒有母片的概念。每塊晶片都是根據設計者的需求臨時製作的，晶片內部最基本的電晶體都是現場刻制的。所以，標準邏輯單元的生產周期較門陣列較長。由於標準單元的每一層掩膜都是根據不同用戶的需求定製的，用戶不能共享開發成本，因而標準單元專用集成電路的試製費比門陣列專用集成電路要高。
標準單元結構的優點是晶片體積小，可以支持很複雜的設計，批量生產單片成本低，用戶定製性好。對於門陣列來說，母片是事先生產好的，他的晶片尺寸已經固定下來，片內的資源也是均勻分布在片內，許多資源可能得不到充分利用。但是，對於標準單元來說，只有需要的標準單元才會被放置到晶片中，所以晶片的尺寸越小，每塊晶圓能夠切割的晶片數量就越多，單片的成本越低。這是在大批量生產時標準單元結構專用集成電路的優勢。
打開APP閱讀更多精彩內容
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴