一種採用分離柵極快閃記憶體單元實現可編程邏輯陣列的新型測試結構

2020-12-08 電子產品世界

　　簡介

本文引用地址：http://www.eepw.com.cn/article/235707.htm

　　大多數可編程陣列使用易失性存儲器SRAM作為配置數據存儲元件。最近，有人嘗試使用非易失性存儲器(NVM)替代SRAM。基於NVM的FPGA是嵌入式IP應用的理想選擇，其架構和許多增強功能可改善晶片集成度、IP使用率和測試時間。Robert Lipp等人提出了一種採用淺溝槽隔離(STI)工藝的高壓三阱EEPROM檢測方案。為了能及時編程，使用此方法的開關器件需要高於±16V的電壓。Kyung Joon Han等人通過用深溝槽隔離工藝替代高壓三阱工藝對此方案進行了改進。但是，深溝槽NVM器件操作採用FN隧穿，需要在柵極和通道之間分離±10V的電壓。此分離電壓操作需要三阱工藝。

　　本文首次提出了一種新型測試結構，採用雙分離柵極快閃記憶體單元創建配置元件。SST的分離柵極快閃記憶體單元作為嵌入式應用的領先NVM解決方案而被業內熟知，這歸功於其與代工廠提供的基線邏輯工藝的兼容集成、低功耗且高度可靠的厚氧化層多晶矽間擦除、非常有效的源極側通道熱電子(SSCHE)注入編程、低電壓讀操作以及高耐用能力。因此，SCE技術消除了對三阱工藝的需求以及傳感和SRAM電路，這通過使用SST的分離柵極快閃記憶體技術來實現，該技術符合標準CMOS工藝並採用分離柵極存儲器單元來存儲配置數據和直接配置邏輯陣列(SLA)開關元件。此外，SCE還繼承了上述分離柵極快閃記憶體所具備的技術優勢。

相關焦點

  • 可編程邏輯陣列(PLA)簡介
    可編程邏輯陣列PLA是一種可程式化的裝置，可用來實現組合邏輯電路。PLA具有一組可程式化的AND階，AND階之後連接一組可程式化的OR階，如此可以達到：「只在合乎設定條件時才允許產生邏輯訊號輸出。」　　可編程邏輯陣列（可編程邏輯控制器）PLA如此的邏輯閘佈局能用來規劃大量的邏輯函式，這些邏輯函式必須先以積項（有時是多個積項）的原始形式進行齊一化。
  • 可編程邏輯器件和ASIC對比介紹
    1.1 可編程邏輯器件 可編程邏輯器件PLD（Programmable Logic Device）就是一種可以由用戶定義和設置邏輯功能的數字集成電路，屬於可編程 ASIC。邏輯塊之間，邏輯塊與晶片外部可以通過可編程的連線資源實現信息交換。通常CPLD器件採用COMS E2PROM工藝製作，當用戶的邏輯寫入後即使掉電也不會丟失。通常CPLD內部還集成了E2PROM，FIFO，或則是雙口RAM，以適應不同功能的數字系統設計。 FPGA是另一類可編程邏輯器件，在結構上與CPLD有很大的差別，電路設計不受與-或陣列結構的兩級組合邏輯限制。
  • 你知道NAND快閃記憶體的種類和對比?
    由於快閃記憶體的成本取決於其裸片面積，如果可以在同樣的面積上存儲更多數據，快閃記憶體將更具成本效益。NAND快閃記憶體有三種主要類型：單層單元(SLC)、多層單元(MLC)和三層單元(TLC)。顧名思義，在相同的單位面積上，TLC快閃記憶體比MLC存儲的數據更多，而MLC又比SLC存儲的數據多。另一種新型的NAND快閃記憶體稱為3D NAND或V-NAND(垂直NAND)。
  • 如何為系統選擇合適的NAND快閃記憶體?
    SMxednc快閃記憶體概述快閃記憶體單元由修改的場效應電晶體（FET）組成，在控制柵極和通道之間的絕緣層中具有額外的「浮置」柵極。 通過施加高壓將電荷注入到浮柵上（或從浮柵上去除）。 這會改變打開電晶體所需的柵極電壓，該電壓代表存儲在單元中的值。 這些單元的陣列構成一個塊，整個存儲器由多個塊組成。
  • TLC 快閃記憶體顆粒為什麼不好?
    TLC是一種快閃記憶體顆粒的存儲單元，它的英文是TLC = Trinary-Level Cell，即3bit/cell。在TLC發明之前，固態硬碟大部分採用SLC和MLC，即Single-Level Cell單層單元和Multi-Level Cell多層單元。
  • 採用嵌入式相變存儲器的BEOL e-NVM解決方案
    FD-SOI器件的體偏置電壓範圍更廣，可以將電晶體的VT閾值電壓調到300mV左右，從而顯著降低存儲陣列內未選位的漏電流。 為了確保嵌入式存儲器從快閃記憶體變成PCM過程中微控制器應用級兼容性，按照命令用途配置相變存儲器結構，鏡像出與快閃記憶體相同的邏輯架構，包括一個等效的快閃記憶體擦除操作（即使PCM架構不需要），如圖1所示。這個6 MB的嵌入式代碼存儲器分為三個2 MB的讀寫同步（RWW）分區。
  • 晶片科學家的雄心:全新通道材料實現存算一體,突破AI算力瓶頸
    圖 | 存儲器中的邏輯關於計算和存儲，目前業界流行的做法是儘量縮短存儲單元與計算單元的通信 「路徑」。以目前排名第一的日本超算 「富嶽」 所搭載的 A64FX 為例，其晶片就採用了融合 CPU+GPU 的通用架構，並且內置了 7nm 的 HBM2 存儲器，每個晶片的內存帶寬高達 1024 GB/s。
  • 採用複雜可編程邏輯器件與ISA總線相結合實現數據採集系統設計
    採用複雜可編程邏輯器件與ISA總線相結合實現數據採集系統設計 電子設計 發表於 2018-12-30 09:33:00 數據採集是工業測量和控制系統中的重要部分
  • 採用FPGA/CPLD可編程邏輯器件實現內河航標監控系統的設計
    採用FPGA/CPLD可編程邏輯器件實現內河航標監控系統的設計 王勇；梁偉中 發表於 2020-04-12 18:00:00 內河水運是國家綜合運輸體系和水資源綜合利用的重要組成部分
  • 單元測試常用的方法
    總的來說，單元就是人為規定的最小的被測功能模塊。單元測試是在軟體開發過程中要進行的最低級別的測試活動，軟體的獨立單元將在與程序的其他部分相隔離的情況下進行測試。 　　在一種傳統的結構化程式語言中，比如C，要進行測試的單元一般是函數或子過程。在像C++這樣的面向對象的語言中， 要進行測試的基本單元是類。
  • 全快閃記憶體陣列供應商TOP 10,第一不太出名?
    該公司預計NVMe將發展這種軌跡——一種昂貴的小眾媒介，然後開始普及化，最後成為行業標準。2、Dell EMCDell EMC是第二家領導者供應商，它的快閃記憶體可選項包括刪除、壓縮、自動精簡配置、快照、加密、複製等，以及其他一些安全特性。
  • 一種新型霍爾傳感器信號檢測分析儀的設計與實現
    安裝工藝上的缺陷，設計實現了一個基於虛擬儀器架構的邏輯信號檢測分析儀對電機霍爾傳感器採用AT89S52單片機作為信號採集器，通過RS232串口實現單片機與PC通信，應用VB 設計圖形化的界面對採集的數據進行分析。本文引用地址：http://www.eepw.com.cn/article/162401.htm　　無刷直流電機（BLDC） 應用中，常採用霍爾傳感器
  • 高度柔性的有機快閃記憶體:可用於電子紙張和可穿戴設備!
    導讀最近，韓國科學技術院的科研團隊開發出一種超柔性的有機閃速存儲器，它可彎曲到低至300μm的半徑。這種存儲器不僅具有與現有工業標準相同的編程電壓，而且具有相當長的數據預計保留時間。快閃記憶體的運行機制簡單，易於集成到 NAND 或者 NOR 陣列架構中，已經被認為是目前為止最成功、最主流的非易失性存儲器技術。
  • 單元測試 vs 集成測試,你該怎麼選?
    在我看來，集成測試和單元測試是健壯軟體的基石。因此，今天讓我們看看單元測試與集成測試之間的區別，以及你什麼時候該選擇哪種測試。什麼是一個單元？一個單元是邏輯上分離的最小代碼塊單元測試是一種孤立地測試儘可能小的代碼片段的測試。那麼，什麼是一個單元？術語「單元」來自數學。數字 1 被認為是單元，因為它是最小的自然數。它是最小的正整數。
  • Flash存儲器快閃記憶體工作原理及具體步驟
    了解快閃記憶體最好的方式就是從它的「出生」它的「組成」均研究的透徹底底的。 　　快閃記憶體的存儲單元為三端器件，與場效應管有相同的名稱：源極、漏極和柵極。柵極與矽襯底之間有二氧化矽絕緣層，用來保護浮置柵極中的電荷不會洩漏。採用這種結構，使得存儲單元具有了電荷保持能力，就像是裝進瓶子裡的水，當你倒入水後，水位就一直保持在那裡，直到你再次倒入或倒出，所以快閃記憶體具有記憶能力。
  • 陣列天線的特性研究及典型案例設計方案匯總
    LabVIEW與MATLAB混合編程在數字天線陣列測試中的應用 LabVIEW在數值處理分析和算法工具等方面效率低、功能簡單，不能滿足工程上多方面的需求。而MATLAB因其強大的數學處理功能，特別是矩陣運算功能而廣泛應用於工程分析。MATLAB的缺點是不方便實現實時操作和控制。