採用FPGA/CPLD可編程邏輯器件實現內河航標監控系統的設計

2020-12-08 電子發燒友

採用FPGA/CPLD可編程邏輯器件實現內河航標監控系統的設計

王勇；梁偉中 發表於 2020-04-12 18:00:00

內河水運是國家綜合運輸體系和水資源綜合利用的重要組成部分，是實現經濟社會可持續發展的重要戰略資源。航標是內河航道的基礎助航設施，傳統的航標管理模式落後，標準化程度低，實時性、安全性能差，已無法滿足當前日益繁忙的航道運輸所提出的高質量安全航行的需求。

Nios II是Altera公司推出的基於RISC技術的軟核CPU，作為一種用戶可隨意配置和構建的32位總線嵌入式系統微處理器軟核，它的硬體設計方面用戶是可自定製的，具有靈活性和可裁減性等優點。

結合內河航道航標管理的實際情況，介紹了一種新的基於Nios II軟核的航標監控系統的設計方案。根據系統的運行結果顯示，設計實現了系統預期功能，為監控中心能實時地監測航標的工作參數與狀態，管理信息，及時發現故障，從而提高航標的可靠性，增強航道航行的安全性，提高管理效率。

1、系統終端硬體電路的實現

航標監控系統終端硬體設計主要包括GSM短消息發送模塊、GPS數據採集模塊、碰撞壓力處理電路等組成的外圍設備，還有以32位Nios II CORE為主體的核心邏輯兩個主要部分組成，系統終端硬體框圖如圖1所示。

1．1 外圍設備

外圍設備是指某些具體控制電路或模塊接口，它們都是非邏輯的，而且無法在FPGA／CPLD中用可編程邏輯來實現。

1．1．1 碰撞壓力處理電路

對航標是否受到碰撞須作實時監控，避免航標受碰撞損壞，而導致未能給航行體作正確指示，根據系統設計要求，碰撞壓力信號測量的電路設計如圖2所示。

力傳感器採樣數據送兩級運放LM324進行調節放大後，送入雙12位A／D轉換器的VA1和VA2。AD7862以250 kHz的採樣率同時進行4個通道信號採樣，輸入給片內採樣一保持放大器的信號經差分並在ADC輸入期間內保持，將模擬信號轉換成系統需要的數位訊號。

1．1．2 GSM、GPS模塊

控制中心GSM Modem選用Siemens公司的無線通信引擎TC35終端，它由引擎模塊、天線及其外圍電路組成。監控終端TC35i模塊的用戶口採用40腳的ZIP插座，其中包含了模擬音頻、RS232接口、SIM卡接口和電源，外圍電路主要是SIM卡電路和啟動控制電路。

GPS數據採集模塊採用美國泰雷茲導航定位公司（Thales Navigation）的一款高性能、低功耗的小型GPS接收機B12 OEM，通過獨特的軟體算法和最新的GPS技術，泰勒茲公司把B12優化成快速處理、導航、車輛跟蹤、移動數據、遠程信息處理的手持產品。它支持差分遠程操作，可提高系統差分定位精度。

1．2 片內邏輯的設計

將概念結構轉化為與實際系統相應的數據模型的過程稱為邏輯結構設計。FPGA的片內邏輯設計，包括系統模塊和用戶自定製邏輯區域。系統模塊是指由SOPC builder自動生成的設計，SOPC builder會根據用戶選擇的IP生成相應的HDL描述文件。用戶自定製邏輯區域內可以包含用戶自定義的Avalon外設，以及與系統模塊無關的其他用戶自定製邏輯。

利用FPGA中的可編程邏輯資源和現有IP軟核，如Nios II核、片內Boot ROM、用於FIFO的片內雙口RAM、定時器Timer、JTAG UART等來構成該嵌入式系統處理器的接口功能模塊。

1．2．1 串行通信接口UART

UART是基於RS232通信協議的串行通信接口，用於在Altera的FPGA中實現簡單的RS232異步發送和接收邏輯。因為GSM、GPS模塊兩者的數據通信接口都為標準RS232串行接口，因此，可方便地與NiosⅡ系統的串口相連。

圖1所示的監控終端硬體設計框圖中，UART-1連接GSM短消息發送模塊TC35i，利用AT命令控制TC35i收發信息和撥號，控制中通過RS232串口與GSM TC35 Modem通信。GSM模塊接入GSM網絡，按照規定的通信協議，以簡訊方式完成航標的工作參數與狀態信息的傳輸。

UART-2連接GPS OEM板，通過GPS定位模塊的接收天線接收導航信號，經接收機解調處理，獲取航標燈的位置信息，包括航標燈的代碼、位置的經緯度、測定時間等信息，再將經緯度坐標通過無線通訊系統傳送給監控中心。

1．2．2 自定製AD7862接口VHDL設計

Nios II是一個可靈活定製的CPU，它的外設是可選的IP軟核或自定製邏輯。通過自定義編寫AD7862接口的VHDL代碼，編寫其用戶邏輯作為系統外設，部分VHDL代碼如下：

對於這個控制電路設計，利用Modesim進行仿真如圖3所示，通過分析該設計符合時序要求。

2 、系統終端軟體設計的實現

利用SOPC Builder開發工具創建專用的處理器系統的硬體後，SOPC Builder還為編寫操作這些片上硬體的軟體代碼提供了一個Nios II集成開發環境IDE，這個軟體開發環境包括語言的頭文件、外圍接口的驅動以及實時作業系統的內核，可完成整個軟體工程的編緝、編譯、調試和下載等過程，提高了軟體的開發效率。

主控制程序是通過採集數據來實現自動報警、狀態查詢、位置顯示等功能。系統進行給GSM上電復位，設置航標燈的4個坐標點區域信息；設定4個GPS工作時間間隔；航標燈其他系統參數檢測是否需要重啟等，程序流程如圖4所示。

3、 結束語

介紹了一種基於Nios II軟核處理器的內河航標監控系統的設計，與傳統和限定的硬體組織和連接的控制系統方案相比，FPGA強大的邏輯控制性結合Nios II軟核的靈活的功能，可方便地實現功能修改和添加；高度地集成能力，較大程度上減少產品體積以及外部信號對系統的幹擾，增加了系統的可靠性、穩定性和靈活性。利用GSM和GPS進行定位數據的無線傳輸系統具有簡單、穩定、可靠、覆蓋範圍廣的特點，而且在成本上具有較大地優勢。

責任編輯：gt

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 採用複雜可編程邏輯器件與ISA總線相結合實現數據採集系統設計
    採用複雜可編程邏輯器件與ISA總線相結合實現數據採集系統設計 電子設計 發表於 2018-12-30 09:33:00 數據採集是工業測量和控制系統中的重要部分
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    tlv320aic23具有可編程特性，dsp可通過控制接口來編輯該器件的控制寄存器，而且能夠編譯spi，i2c兩種規格的接口，tlv320aic23b與dsp5509的電路連接如圖2所示。 3．3 語音識別程序模塊的設計 為了實現機器人對非特定人語音指令的識別，系統採用非特定人的孤立詞識別系統。非特定人的語音識別是指語音模型由不同年齡、不同性別、不同口音的人進行訓練，在識別時不需要訓練就可以識別說話人的語音[2]。系統分為預加重和加窗，短點檢測，特徵提取，與語音庫的模式匹配和訓練幾個部分。
  • fpga/cpld - fpga_電子產品世界
    該可定製解決方案搭載了英特爾® FPGA兼容的硬體處理器系統，是首個結構化eASIC產品系列。英特爾® eASIC N5X通過FPGA中的嵌入式硬體處理器幫助客戶將定製邏輯與設計遷移到結構化ASIC中，帶來了更低的單位成本，更快的性能和更低的功耗等好處。
  • 可編程邏輯器件和ASIC對比介紹
    早期電子系統硬體設計採用分立元件，隨著集成電路的出現和應用，人們選用功能固定的標準集成電路（例如各種邏輯門，編碼器，解碼器，觸發器，和計數器等）構成硬體系統，後來，又以微處理器為核心構成系統，現在則廣泛採用專用集成電路（ASIC）來構成系統，一個複雜的數字系統只要一片或則是幾片ASIC即可實現。
  • 賽靈思推出Spartan-6 FPGA系列
    鑑於此，全球可編程邏輯解決方案領導廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))日前推出新一代低成本Spartan® 現場可編程門陣列(FPGA)系列產品，可幫助設計小組實現這一目標。 新推出的Spartan-6 FPGA系列樣品現在即可提供。
  • 基於fpga二維小波變換核的實時可重構電路
    FPGAs 提供了一個硬體環境 ，這個環境 可將邏輯物理實現和 布線資源 按照為了特定功能所配置的比特流而重新組織構建起來。 RTR設計工具 繞過傳統的fpga綜合以及比特流生成過程 使可進化設計成為可能. JBits工具套裝 就為在Xilinx 的Virtex系列和4000系列設備上進行RTR設計提供了一個設計環境。
  • 關於FPGA與CPLD之間的區別分析
    不同廠家生產的FPGA在可編程邏輯塊的規模，內部互連線的結構和採用的可編程元件上存在較大的差異。較常用的有Altera、Xinlinx和Actel公司的FPGA。FPGA一般用於邏輯仿真。電路設計工程師設計一個電路首先要確定線路，然後進行軟體模擬及優化，以確認所設計電路的功能及性能。
  • 基於可編程邏輯器件實現多電平正交幅度調製系統的設計
    基於可編程邏輯器件實現多電平正交幅度調製系統的設計 劉潔,李和 發表於 2020-11-16 22:58:11 1 引 言 多電平正交幅度調製MQAM
  • CPLD、FPGA、DSP的聯繫和區別?
    FPGA採用了邏輯單元陣列LCA(Logic Cell Array)這樣一個新概念，內部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內部連線(Interconnect)三個部分。　　用戶可對FPGA內部的邏輯模塊和I/O模塊重新配置，以實現用戶的邏輯。
  • 基於CPLD的鍵盤控制器設計
    在單片機應用系統中，利用鍵盤接口輸入數據，是實現現場實時調試、數據調整和各種參數設置最常用的方法。單片機的外圍鍵盤擴展電路有多種實現方式，例如直接利用單片機的I／O接口，或者採用8255A接口晶片，就可以實現外圍鍵盤的擴展功能。但是，在這些方法中，鍵盤擴展電路需要佔用單片機的資源對按鍵進行監控和處理，這對要求高實時性處理的單片機系統是不容易實現的。
  • 基於FPGA的巴特沃茲IIR數字帶通濾波器設計
    數字濾波器通常採用計算機軟體、專用數字濾波器、DSP器件或可編程邏輯器件(如FPGA) 實現。因為，用FPGA實現數字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產成本低等優點，所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例，較為詳細地介紹了其設計和實現方法。給定巴特沃茲數字帶通濾波器的抽樣頻率為500Hz，上、下邊帶截止頻率分別為150Hz和30Hz.
  • FPGA的機載合成孔徑雷達數位訊號處理機接口板卡的設計與實現
    在本機載合成孔徑雷達系統中,進出接口板卡的數據流包括數據採集設備輸入的原始回波數據監控設備輸入的雷達和載機的參數數據以及輸出到處理機的成像處理數據它們有如下特點:①輸入數據流的速度和時序不匹配數據採集設備和監控設備是兩個異步的系統,它們都有自己的定時控制電路,以自己的速度傳輸數據②輸入輸出數據流的信息格式不匹配數據採集設備輸入的原始回波數據和監控設備輸入的雷達和載機的參數數據採用
  • 可編程邏輯陣列(PLA)簡介
    可編程邏輯陣列PLA是一種可程式化的裝置，可用來實現組合邏輯電路。PLA具有一組可程式化的AND階，AND階之後連接一組可程式化的OR階，如此可以達到：「只在合乎設定條件時才允許產生邏輯訊號輸出。」　　可編程邏輯陣列（可編程邏輯控制器）PLA如此的邏輯閘佈局能用來規劃大量的邏輯函式，這些邏輯函式必須先以積項（有時是多個積項）的原始形式進行齊一化。
  • 基於CPLD和ISA總線的數據採集系統設計
    摘要：介紹一種基於複雜可編程邏輯器件(CPLD)的數據採集系統，並給出詳細的設計方案。計算機通過ISA總線實現與數據採集系統的指令和數據傳輸。通過VHDL編程實現CPLD對12位串行模數轉換器ADS7816的控制。最後，給出該系統設計的仿真波形和測試結果。
  • 一種採用分離柵極快閃記憶體單元實現可編程邏輯陣列的新型測試結構
    簡介本文引用地址：http://www.eepw.com.cn/article/235707.htm　　大多數可編程陣列使用易失性存儲器SRAM作為配置數據存儲元件
  • fpga應用領域_fpga應用三個主要方向
    FPGA簡介 　　FPGA（Field Programmable Gate Array）於1985年由xilinx創始人之一Ross Freeman發明，雖然有其他公司宣稱自己最先發明可編程邏輯器件PLD，但是真正意義上的第一顆FPGA晶片XC2064為xilinx所發明，這個時間差不多比摩爾老先生提出著名的摩爾定律晚
  • 高雲半導體FPGA系列面世 為國產FPGA注入活力
    朝雲™產品系列、現場可編程門陣列(FPGA)雲源™設計軟體、基於現場可編程門陣列(FPGA)的IP軟核平臺——「星核計劃」三大產品。本文引用地址：http://www.eepw.com.cn/article/264914.htm　　三大系列產品詳細情況如下：　　1.擁有完全自主智慧財產權的現場可編程門陣列(FPGA)朝雲™產品系列　　朝雲™產品系列在目前FPGA市場上處於中密度範圍，邏輯單元從18K LUT到100K LUT。
  • 基於CPLD器件的單穩態脈衝展寬電路的設計
    當對輸出的寬脈衝信號的寬度、精度和溫度穩定性的要求較高時，採用常規的單穩態集成電路可能就比較困難了。眾所周知，專用單穩態集成電路中的寬度定時元件R、C是隨溫度、溼度等因素變化而變化的，在對其進行溫度補償時，調試過程相當繁瑣，而且，電路工作的可靠性亦不高。對於從事數字電路設計工作的人員來說，最頭痛和最擔心的，恐怕就是對單穩態電路的設計和調試了。
  • 基於FPGA IP核的FFT實現
    目前現有的文獻大多致力於研究利用FFT算法做有關信號處理、參數估計、F+FT蝶形運算單元與地址單元設計、不同算法的FFT實現以及FFT模型優化等方面。而FPGA廠商Altera公司和Xilinx公司都研製了FFT IP核，性能非常優越。在FFT的硬體實現中，需要考慮的不僅僅是算法運算量，更重要的是算法的複雜性、規整性和模塊化，而有關利用FFT IP核實現FFT算法卻涉及不多。
  • 用可編程模擬器件實現直流伺服電機的速度控制
    傳統的直流調速系統包含2個反饋環路，即速度環和電流環，採用測速機、電流傳感器(霍爾器件)及模擬電子線路實現速度的閉環控制。現代數字直流伺服控制則採用高速數位訊號處理器(DSP)，直接對速度和電流信號進行採樣，通過軟體實現數字比較、數字調節運算(數字濾波)、數字脈寬調製等各種功能，從而實現對速度的精確控制。