基於可編程邏輯器件實現可攜式數字正交鎖相放大器的應用方案

2020-12-07 電子發燒友

基於可編程邏輯器件實現可攜式數字正交鎖相放大器的應用方案

謝桂輝,鄭旭初, 發表於 2020-12-03 08:49:00

作者:謝桂輝,鄭旭初,趙天明,劉子緒,趙 娟

引言

鎖相放大器是一種用於測量動態信號的電子儀器,它的功能是從被噪聲淹沒的信號中測出某一頻率的信號的相位和幅值。利用參考信號與被測信號的互相關特性,提取出與參考信號同頻率和同相位的被測信號。相較於採用窄帶濾波進行微弱信號檢測,鎖相放大器因採用相關檢測技術,其Q值遠高於模擬帶通濾波器,且不存在中心頻率不穩定的問題。由於參考信號與待測信號具有相關性,而與噪聲不具有相關性,使通過相敏檢測提取的信號中僅包含待測信號的幅度和相位信息,因而在微弱信號的高精度測量領域具有極大的應用價值。

數字鎖相放大器因其具有動態範圍大、測量誤差小、不受運放溫漂和直流偏置影響的優勢,近年來逐漸取代了模擬鎖相放大器,但常見的數字鎖相放大器價格昂貴且不便於攜帶,不易於在特殊環境使用。

針對上述問題,本文研製了一款低成本的、可測試幅度最低達100 nV的可攜式數字鎖相放大器,適用於深海、野外等特殊環境的微弱信號檢測。

1 系統方案論證

1.1 數字鎖相放大器的原理論證

本款數字鎖相放大器基於數字鎖相環的原理,原理圖如圖1所示。

記待測信號為Ui(t),數字壓控振蕩器(Digital Control Oscillator,DCO)產生的一對正交信號分別為I路UoI(t)與Q路UoQ(t),如式(1)所示。

1.2 系統方案論證

本系統以FPGA為核心,主要由信號處理模塊、A/D轉換模塊和數字鎖相放大模塊構成。鑑於待測信號為納伏級微弱信號,設計可變增益放大電路對待測信號進行放大,將待測信號處理為合適的幅度供ADC採樣,由高速ADC採集後輸入至FPGA測量,將測量得到的I/Q路數據通過串口通信傳輸到上位機,由上位機計算I/Q路數據,得到待測信號的實時頻率和相位並進行顯示。系統框圖如圖3所示。

2 系統硬體電路設計

2.1 信號處理模塊

信號處理模塊負責對待測信號進行處理以便於ADC採樣。該模塊由前級固定增益放大電路、中間級程控放大電路和末級工頻濾波電路構成。

前級固定增益電路採用寬帶低噪運算放大器OPA657。該晶片的帶寬增益積達1.6 GHz,在90 MHz以下具有0.1 dB的增益平坦度,輸入電壓噪聲4.8 nV/

。設計本級固定增益為60 dB,允許輸入信號頻率最大值為100 kHz、最大幅度為1 μV,實際需求的帶寬增益積為:GBW=G×f=1 000×100 kHz=100 MHz,晶片滿足設計要求。

中間級程控放大電路採用數控增益儀表放大器AD8253。該晶片的增益分為4檔,可根據2位增益控制字調節,在增益為40 dB時,-3 dB帶寬為550 kHz,考慮到前級允許輸入的信號最大頻率為100 kHz,故設計晶片增益倍數最高為40 dB。設計本級允許輸出信號最大幅度為1 V,所需壓擺率為:SR=2πfV=2π×0.1 MHz×1 V≈0.628 V/μs,該晶片的壓擺率為20 V/μs,滿足設計要求。

末級工頻濾波電路採用低噪運算放大器NE5532。該晶片的輸入電壓噪聲小於5 nV/

,壓擺率為9 V/μs,本級允許的輸入信號最大頻率為100 kHz、最大幅度為1 V,所需壓擺率為0.628 V/μs,滿足系統對壓擺率的要求。為避免工頻幹擾,本級設計兩級帶阻濾波器電路,分別將50 Hz與100 Hz作為中心頻率,更好地濾除工頻噪聲。

本模塊設計的增益範圍為60/80/100 dB三檔,輸入電壓噪聲9 nV/

,上述電路如圖4~圖6所示。

2.2 模數轉換模塊

模數轉換(以下簡稱A/D轉換)模塊負責將放大後的待測信號從模擬量轉化為數字量,該模塊由隔離電路、模數轉換驅動電路(以下簡稱ADC驅動電路)和模數轉換電路(以下簡稱ADC電路)構成。

隔離電路採用低噪運算放大器OP27。考慮到將模擬量的待測信號不加緩衝的輸入A/D轉換模塊,易引起數位訊號對模擬信號的幹擾,導致信號畸變,故設計該電路以隔離模擬信號與數位訊號的影響。

ADC驅動電路採用低功耗、低失真的差分ADC驅動器ADA4940。對於後級的差分輸入ADC而言,差分輸入的信號能夠最大程度地發揮ADC的共模抑制性能,改善信噪比,因此設計該電路以將單端信號轉化為差分信號。

ADC電路採用高速模數轉換器AD9265,該晶片具有16 bit的採樣精度與125 MS/s的採樣率,設計其對待測信號每個周期採樣1 024個點,則晶片能夠對小於122 kHz的信號進行採樣,高於系統允許的最大待測信號頻率。

本模塊將模擬信號低失真的轉化為數位訊號並傳輸到FPGA以便於數字鎖相放大,電路圖如圖7~圖9所示。

3 系統軟體設計

系統的軟體部分包括下變頻鑑相器模塊、環路濾波模塊、數字壓控振蕩模塊、通信模塊和上位機模塊。其中,數字壓控振蕩模塊產生正交的雙路信號,與待測信號一同輸入下變頻鑑相器和環路濾波器進行處理,輸出結果作為數字壓控振蕩器的控制信號調整其輸出信號頻率和相位,3個模塊構成數字鎖相環部分。通信模塊完成FPGA與上位機的數據通信。上位機模塊負責處理通信模塊上傳的數據,使測試結果更簡潔直觀,程序運行流暢,界面友好。

3.1 下變頻鑑相模塊

下變頻鑑相器是用於比較輸入信號與壓控振蕩器輸出信號的相位,它的輸出電壓是對應於輸入信號相位差的函數。

該模塊將待測信號分別與一對正交信號進行混頻,兩路混頻後的信號中都含有一對和頻分量與差頻分量,經過後級濾波器處理後得到所需差頻分量,當數字鎖相環進入相位鎖定狀態時,該信號用於計算,以得到待測信號的幅度與相位信息。

3.2 FIR濾波模塊

FIR濾波模塊採用一階滯後濾波算法,一階滯後濾波的結果受本次採樣值與上次濾波輸出值影響,使輸出對輸入有反饋作用,其公式見式(7):

本次採樣值和上次濾波輸出值對本次輸出採樣值的影響程度由濾波係數決定,濾波係數越小,濾波平穩度越高;濾波係數越大,濾波靈敏度越高。

為使算法在數據變化較快時具有較高的靈敏度,在數據變化較慢時具有較高的平穩度,增加濾波係數自適應算法:判斷本次數據變化與上次數據變化是否同向,若為反向,認為採樣數據出現抖動,將濾波係數還原為初始值;若為同向,判斷數據變化量是否超過設定值,若沒有超過設定值,認為數據變化較慢,濾波係數調整步長選擇低檔,反之,認為數據變化較快,濾波係數調整步長選擇高檔。

3.3 數字壓控振蕩模塊

當沒有控制信號輸入時,數字壓控振蕩器的輸出信號為設定的初始振蕩信號和它的正交信號。以初始震蕩信號為例,該信號與待測信號經鑑相器與環路濾波器處理後得到數字壓控振蕩器的頻率控制信號,振蕩信號的頻率與頻率控制信號的幅度正相關,隨著振蕩信號頻率的調整,振蕩信號與待測信號的差頻將趨於0,使頻率控制信號趨於直流信號,振蕩信號的頻率和相位隨之穩定,使鎖相環進入相位鎖定狀態。

3.4 上位機模塊

本系統選擇LabVIEW作為上位機的開發環境。上位機的主要功能包括放大器增益設置、輸出信號模式設置、解調頻率設置、內外參考設置、測量結果顯示等。

為抑制數據抖動和可能出現的部分極值對測量結果產生的影響,兼顧數據處理的實時性,採用了如下算法:對最近的M個測量數據取平均作為實際測量值顯示。在此基礎上,增加對異常數據的檢測,若異常數據非連續出現,則剔除異常數據,當連續出現N個異常數據時,認為輸入信號已被更新,重新計算均值作為新的信號測量結果。M值影響數據更新的速度和數據的穩定性,N值影響數據更新的靈敏度,使其能在輸入信號改變後及時響應,不再依賴上一個信號的平均值,L值影響極值的有效識別。本系統選擇M值為10,N值為3,L值為當前平均值的25%。

上位機具有一鍵複製功能,可以將接收的數據按序複製,便於用於其他處理。並且可以對波形的局部進行縮放操作,易於觀察波形細節。上位機整體界面友好,顯示直觀,便於使用者操作,上位機界面如圖10所示。

4 測試數據及分析

4.1 系統整體噪聲測試

測試條件:使用傅立葉頻譜分析儀SR760進行測試。

測試方法:在不接入待測信號的條件下將系統輸出噪聲進行2 000倍放大並測試。

測試結果:實際系統噪聲峰值Vtop約為17.8 μVrms/

,如圖11所示。

4.2 系統鎖相精度測試

測試條件:使用160 MHz的RIGOL數位訊號源、100 MHz的Tektronix數字存儲示波器和自製100 dB衰減網絡。

測試方法:將經100 dB衰減網絡處理後的信號源信號作為待測信號,分級測量系統對於小信號和大信號的測量能力。

測試結果:測試結果以圖與表的形式體現,表1為系統的大信號測試結果,表2為系統的小信號測試結果,圖12為上位機程序顯示的500次測量的穩定度曲線。

結果分析:圖12中的曲線表明系統在數百次測試中僅有誤差允許範圍內的圍繞中心值的抖動,這種測量抖動是易於剔除的,對測試精度的影響較小,多次測量中沒有出現偏離抖動範圍的極端值,系統的測量穩定度較高。由表1和表2的誤差率統計也可以看出,系統在可測量範圍內誤差率小於0.4%,在部分區段誤差率小於0.1%,測量精度較高。

5 結論

本系統設計並實現了一個可攜式數字正交鎖相放大器,該放大器儀具有100 nV~100 μV的幅度測量範圍、60 dB的動態範圍,幅度精度高於0.4%,相位精度達0.001°。採用便攜化設計,適用於野外、深海等惡劣環境。系統採用模塊化設計思路,可擴展性強,性能穩定,易於維護,具有很好的應用價值。

責任編輯:gt

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 基於可編程邏輯器件實現多電平正交幅度調製系統的設計
    基於可編程邏輯器件實現多電平正交幅度調製系統的設計 劉潔,李和 發表於 2020-11-16 22:58:11 1 引 言 多電平正交幅度調製MQAM
  • 數字鎖相放大器的實現研究
    關鍵詞:鎖相放大器;採樣率;積分梳狀濾波器;降採樣0 引言 弱信號檢測一直是測量領域的重點研究問題。鎖相放大器是一種能夠檢測微弱周期信號的精密儀器。它利用相關檢測的方法,能夠測量μV(甚至nV)量級信號的幅度和相位,並且具有極強的抗幹擾能力,因而在很多測量領域(如電學、光學、熱學及生物學等)得到了廣泛的應用。早期的鎖相放大器都是基於模擬電路設計的。
  • 鎖相放大器的應用盤點
    2、基於Labview的鎖相放大器的應用   A)聲音定位系統   如下圖所示,測量儀是由三個位於等腰直角三角形的聲音接受器組成,測量範圍為以OA為Y軸,OB為X軸的直角坐標系的第一象限區域(三角形的右上方)。
  • 直接數字合成技術實現函數信號發生器
    摘要:本文利用直接數字合成技術通過一款FPGA可編程邏輯晶片實現函數信號發生器的研製,該信號發生器是以Altera公司生產的EP4CE6F17C8晶片為設計載體,通過DDS技術實現兩路同步信號輸出。通過軟體Quartus-II12.0和Nios-II 12.0開發環境編程,實現多種波形信號輸出,信號具有高精度的頻率解析度能力,最高可達36位。
  • 一種基於數字鎖相環的調頻發射器架構
    其次,由於片上器件在不同信號路徑上的不匹配,模擬放大器裡的加減精度受到了限制。這會直接影響到FM信號的立體聲隔離性能。第三點,模擬電路的性能會受限於外部器件的噪聲,而提高信噪比的代價則是犧牲功耗和面積(或意味著增加成本)。 以上這些缺點導致在可攜式應用領域難以採用傳統的調頻FM發射器架構來實現低成本,高集成,低功耗的調頻FM傳輸方式。
  • 基於數字PLL和DSP的調頻FM發射器架構研究
    其次,由於片上器件在不同信號路徑上的不匹配,模擬放大器裡的加減精度受到了限制。這會直接影響到FM信號的立體聲隔離性能。第三點,模擬電路的性能會受限於外部器件的噪聲,而提高信噪比的代價則是犧牲功耗和面積(或意味著增加成本)。 以上這些缺點導致在可攜式應用領域難以採用傳統的調頻FM發射器架構來實現低成本,高集成,低功耗的調頻FM傳輸方式。
  • 應用可攜式設備中的D類音頻放大器介紹
    /回放等任務,管理MP3數位音樂流,並提供基本的警報聲,有時設計需要升級到更強大的音頻性能,這可以通過數字音頻架構實現採用D類放大器。由於MOSFET在接通時具有非常低的內部電阻,因此輸出級非常高效,使得高功率放大器比同等的AB類設計更加緊湊。 D類放大器在高功率水平下可實現超過90%的效率,可實現比同類AB類設計所需的更小的散熱片,電源和PCB空間,這在可攜式應用中尤為重要。這是個好消息。壞消息,或者至少是抬頭,低失真模擬D類放大器設計起來並不簡單。
  • 可編程邏輯器件和ASIC對比介紹
    1.1 可編程邏輯器件 可編程邏輯器件PLD(Programmable Logic Device)就是一種可以由用戶定義和設置邏輯功能的數字集成電路,屬於可編程 ASIC。邏輯塊之間,邏輯塊與晶片外部可以通過可編程的連線資源實現信息交換。通常CPLD器件採用COMS E2PROM工藝製作,當用戶的邏輯寫入後即使掉電也不會丟失。通常CPLD內部還集成了E2PROM,FIFO,或則是雙口RAM,以適應不同功能的數字系統設計。 FPGA是另一類可編程邏輯器件,在結構上與CPLD有很大的差別,電路設計不受與-或陣列結構的兩級組合邏輯限制。
  • 中科院對「鎖相放大器」從原理到應用場景的研究發取得重要進展
    需要噪聲係數儘量小的前置放大器,並根據源阻抗與工作頻率設計最佳匹配;要研製適合微弱檢測原理並能滿足特殊需要的器件;利用電子學和資訊理論的方法,研究噪聲的成因和規律,分析信號的特點和相干關係。自從1928年發現電阻中電子的熱騷動引起非周期性電壓以來,弱檢測技術受到普遍重視而得到迅速發展。
  • 採用FPGA/CPLD可編程邏輯器件實現內河航標監控系統的設計
    採用FPGA/CPLD可編程邏輯器件實現內河航標監控系統的設計 王勇;梁偉中 發表於 2020-04-12 18:00:00 內河水運是國家綜合運輸體系和水資源綜合利用的重要組成部分
  • 基於ADF4106的鎖相環頻率器研究與設計
    本文基於鎖相環晶片ADF4106設計了一種數字鎖相環頻率合成器,具有超寬的帶寬、較好的噪聲特性、快速鎖定時間,以及功耗低和體積小等特點,從而被廣泛應用於無線通信系統中。   1 鎖相環頻率合成器的基本工作原理   鎖相環(PLL)是一個相位誤差控制系統,通過將輸入信號與壓控振蕩器(VCO)輸出信號之間的相位進行比較,產生相位誤差電壓經處理後去調整壓控振蕩器的相位。
  • 基於SPWM的逆變器、變頻電源及變頻器等的設計方案匯總
    在使用雙閉環控制策略的變頻電源中,應用適合於DSP特點的一些算法,編程產生了可以變頻變壓的SPWM波信號,設計的方法是可行的。數位化使得系統具有很強的可編程性,這樣系統更易於更新和升級,並獲得了比較好的實驗效果。
  • 鎖相放大器原理
    導讀:本文主要講述的是鎖相放大器的原理,感興趣的童鞋們快來學習一下吧~~~很漲姿勢的哦~~~本文引用地址:http://www.eepw.com.cn/article/278854.htm
  • ...DAC、運算放大器和 MOSFET 電晶體 構建多功能高精度可編程電流源
    電路功能與優勢 數字控制電流源在許多應用中至關重要,如電源管理、電磁閥控制、電機控制、阻抗測量、傳感器激勵和脈搏血氧儀等。本文介紹三種利用DAC、運算放大器和MOSFET電晶體構建支持串行接口數字控制的電流源。
  • 基於CPLD和LVPECL的可調窄脈衝信號發生器設計與實現
    但是這些方法設計的窄脈衝發生器脈寬固定,不能調節脈寬,給應用帶來不便。為滿足不同應用場合對脈寬的需要,本文設計了基於CPLD和LCPECL的可調窄脈衝發生器,給實際應用帶來了靈活性而且節約了成本。   1 窄脈衝的技術要求及產生方案   由於超寬帶技術廣泛應用於雷達系統,因此其應用環境就決定了窄脈衝的技術要求。
  • 採用複雜可編程邏輯器件與ISA總線相結合實現數據採集系統設計
    採用複雜可編程邏輯器件與ISA總線相結合實現數據採集系統設計 電子設計 發表於 2018-12-30 09:33:00 數據採集是工業測量和控制系統中的重要部分
  • 一種雙相位鎖相放大電路設計
    1 鎖相放大原理1.1 鎖相放大原理及雙相位鎖相放大器 鎖相放大器的工作原理結構如圖1所示,包括想信號通道,參考通道,相敏檢測器(PSI))和低通濾波器(LPF)。LPF用於輸出相乘後的差頻信號,同時濾掉和頻信號,從而得到放大後的微弱信號。參考可以是從外部輸入的某種周期信號,也可以是系統內原先用於調製的載波信號或者用於斬波的信號。在外差式震蕩技術中被稱作本地振蕩,用於做乘法運算實現的信號,在鎖相放大器中被稱作參考信號是從外部輸入的。
  • 基於ADS的多級功率放大器設計與仿真
    介紹了BG2416CX晶片在北鬥導航中的應用,並基於RNC2416CX晶片的設計方案,設計並仿真其功率放大器模塊。完整地闡述了採用ADS設計工具完成各部分電路的方法,其設計結果優於設計目標,為後期進一步研究北鬥導航系統和自主設計北鬥導航系統發射部分晶片奠定了基礎。
  • 基於高性能數字晶片的多協議可編程接口設計
    設計支持高速通信、高覆蓋性的電平標準,支持多種接口協議,可控延遲,並具備一定的工作速度、穩定性和高的驅動能力的可編程輸入輸出接口電路成為當務之急。基於以上分析,本文設計了一種多協議可編程輸入輸出接口中的輸入接口電路,在用戶配置基準電壓和輸入模式的情況下,可以支持多達10種的不同協議標準,並可以通過可編程延遲模塊消除焊盤至晶片內部的保持時間,實現信號通路的同步性。
  • DDS器件產生高質量波形:簡單、高效而靈活
    如果是外部器件,則DAC必須足夠快以處理信號,因此,內置並行埠的器件非常常見。  DDS與其他解決方案  其他產生頻率的方法包括模擬鎖相環(PLL),時鐘發生器和利用FPGA對DAC的輸出進行動態編程。