基於CPLD和LVPECL的可調窄脈衝信號發生器設計與實現

基於CPLD和LVPECL的可調窄脈衝信號發生器設計與實現

秩名 發表於 2012-12-13 14:51:16

　　超寬帶無線通信技術是目前無線通信領域先進的通信技術之一，它利用極寬頻帶的超窄脈衝進行無線通信，在無載波脈衝體制雷達中被廣泛應用，多年來一直被限定為軍用技術。近年來，隨著電子技術的飛速發展，在無線通信用戶急增，頻譜資源越來越稀缺，通信容量越來越大以及傳輸速率越來越來高的形勢下，人們對超寬帶技術的認識也更加清楚，它逐步轉入民用階段，用於實現高性能、低成本的無線通信系統。在20世紀60年代，時域電磁學研究工作廣泛開展，人們在對微波網絡由時域脈衝響應所反映的瞬時特性的研究過程中逐漸發現了超寬帶技術。1962年，惠普公司開發出取樣示波器，納秒級脈衝的產生方法才得以發展，當時普遍採用雪崩電晶體或隧道二極體產生脈寬為納秒級的脈衝信號，提供可供分析用的衝激激勵信號，這使得人們能夠正確地觀察和測量微波網絡的衝激響應。能產生幾百毫伏窄脈衝的高速器件有隧道二極體和ECL集成電路，能產生幾十伏到幾百伏的高速器件有雪崩晶體三極體、階越恢復二極體和俘越二極體。但是這些方法設計的窄脈衝發生器脈寬固定，不能調節脈寬，給應用帶來不便。為滿足不同應用場合對脈寬的需要，本文設計了基於CPLD和LCPECL的可調窄脈衝發生器，給實際應用帶來了靈活性而且節約了成本。

　　1 窄脈衝的技術要求及產生方案

　　由於超寬帶技術廣泛應用於雷達系統，因此其應用環境就決定了窄脈衝的技術要求。脈衝源性能指標的衡量主要是幅度和脈寬這兩個指標，一般要求幅度要大，這樣探測距離才遠；脈寬要窄，這樣解析度才高。因此，窄脈衝產生電路的性能與所使用器件的速度有很大關係。

　　目前，產生超寬帶窄脈衝的方法主要有模擬和數字兩種方法。模擬的方法主要是採用高速的階躍二極體、隧道二極體、雪崩三級管或者微帶線合成的方法產生納秒級、皮秒級的窄脈衝。但由於受管子雜散的影響而導致脈衝不夠理想，加上微帶電路不好調試的原因，數字方法應運而生。在數字集成電路中，ECL門電路是速度最快的一種，其優點是開關速度高、負載能力強、內部噪聲低，缺點是噪聲容限小、功耗大、需負電源以及輸出電平受溫度影響大。由ECL發展而來的LVPECL門電路克服了ECL的缺點，採用低電壓正電源、差分輸入輸出傳輸的特點，使其在產生窄脈衝電路方面具有很大優勢。同時考慮到適應不同應用場合對脈衝發生器脈寬的要求，脈寬可調是本設計的一大亮點。因此，本文採用CPLD和LCPECL門電路器件來設計可調窄脈衝發生器。

　　本方案包括LVPECL窄脈衝產生電路和CPLD控制電路兩部分，利用CPLD提供10 MHz的激勵信號和對延時晶片進行寫延時控制字來產生所需脈寬的窄脈衝信號。系統結構框圖如圖1所示。

　　

　　2 CPLD+LVPECL 可調窄脈衝的原理及硬體電路設計

　　2.1 LVPECL 窄脈衝產生電路原理

　　窄脈衝產生器主要採用LVPECL 延時晶片和與門晶片實現，產生原理框圖如圖2 所示。首先把時鐘信號分成兩路，其中一路不經延時器直接到達高速比較器，另一路經過延時器和反相器再進入高速比較器，經過高速比較器後的兩路時鐘信號進入LVPECL 與門， 輸出的窄脈衝波形如圖3 所示。

　　

　　2.2 LVPECL窄脈衝硬體電路設計

　　經分析比較，LVPECL窄脈衝硬體電路選擇的器件如下：時鐘分配器起到電平轉換和時鐘分配的作用，採用Maxim公司的MAX9323；可編程延時器件採用ON Semiconductor公司的MC100EP195；高速比較器選擇ADI公司的ADCMP567；與門選擇ON Semiconductor公司的MC100EP05作為亞納秒脈衝產生器。LVPECL窄脈衝硬體電路通過兩路實現：一路採用兩片MC100EP195級聯產生固定延時；另一路採用兩片MC100EP195級聯產生20 ns範圍內的可編程延時，即可產生20 ns內脈寬可調的窄脈衝信號。

　　（1）時鐘分配及電平轉換電路

　　時鐘分配及電平轉換電路如圖4所示。由於CPLD控制電路產生的10 MHz方波時鐘信號是LVCMOS電平，本脈衝電路採用LVPECL電平，因此需先將LVCMOS電平轉換為LVPECL電平，又由於本電路有兩路信號，因此需進行時鐘分配得到兩路時鐘。Maxim公司的MAX9323的主要功能和特性為低偏移、低抖動，2個LVCMOS輸入時鐘信號中的1個被分配到4個差分LVPECL輸出。1個單邏輯控制信號CLK_SEL選擇2個輸入中的1個。器件工作在3.0 V~3.6 V範圍內，如果採用3.3 V供電，則最多僅消耗25 mA的供電電流。此電路中，CLK_SEL被設置為接地，選擇CLK0時鐘信號輸入，CLK_EN被設置高電平使能4路差分LVPECL 輸出，本電路中只用到2路。根據LVPECL電平驅動要求，其輸出端應通過50 Ω上拉電阻拉到VCC-2 V，即拉到1.3 V。此外，為確保電源穩定，採用多個電容旁路對電源去耦。

　　

　　（2）可編程延時電路

　　可編程延時器是窄脈衝產生電路最為關鍵的晶片，ON Semiconductor公司的MC100EP195 10 bit可編程延時線，最小延時步進為10 ps，可產生10 ns範圍內的可編程延時。它採用差分LVPECL輸入輸出，並且LEN具有鎖存D［9：0］10 bit編程數據的功能，同時D［10］、SETMIN、SETMAX、CASCADE、CASCADE可構成級聯繫統來擴展延時範圍。本電路中用到兩路信號，第1路兩片級聯，第1片的SETMIN、SETMAX分別與第2片的CASCADE、CASCADE相連，如圖5（a）所示。D［10］是級聯信號CASCADE的控制引腳，當D［10］為低電平時，CASCADE產生低電平，CASCADE產生高電平，使得片1的SETMIN高電平將產生最小延時，片2的延時由D［9：0］確定；當D［10］為高電平時，CASCADE產生高電平，CASCADE產生低電平，使得片1的SETMAX高電平將產生最大延時，片2的延時由D［9：0］確定，這樣可以將可編程延時範圍擴展到20 ns。但由於晶片本身有2.2 ns的固有傳輸時延，兩片級聯即有4.4 ns的固有傳輸時延。本脈衝發生器是將兩路時鐘信號進行比較，為了抵消第一路延時晶片的固有傳輸時延，另一路採用同樣型號的兩片晶片直接相連，並且將兩片延時晶片SETMIN都設置為高電平產生最小延時，如圖5（b）所示，這樣就能夠抵消晶片產生固有傳輸時延，使得兩路時鐘信號的延時差只受延時數據控制，能夠得到極窄脈衝。根據LVPECL電平驅動要求，其輸出端應通過50 ？贅上拉電阻拉到VCC-2V，即拉到1.3V。

　　

　　（3）高速比較及與門電路

　　高速比較及與門電路主要由高速比較器、LVPECL與門和RC微分電路3部部分組成，如圖6所示。由於時鐘信號經過一段傳輸距離後，信號的邊沿會產生惡化和畸變，為了保證時鐘信號邊沿的陡峭，高速比較器ADCMP567對經過延時後的兩路時鐘信號進行整形，使得與門的輸出不會有幹擾脈衝的出現。ADCMP567是雙通道高速比較器，具有比較模式和鎖存模式兩種工作模式。本電路中的兩個通道都使用比較模式，使得輸出信號能實時反映輸入信號比較的結果，這通過將LEA和LEB接高電平VCC（3.3 V），將LEA和LEB接VCC-2.0 V（1.3 V）實現。將輸出的兩路LVPECL信號送入與門晶片進行「與」運算即可得到窄脈衝，不同的延時差能產生不同脈寬的窄脈衝。最後，通過RC微分電路就可以得到一階高斯窄脈衝。不同脈寬的脈衝信號經過微分後得到的一階高斯窄脈衝的正脈衝部分和負脈衝部分在拐點處延時不同，會導致波形的不連續性和失真，這與RC微分電路充放電時間常數t有關，t應該滿足和脈衝寬度tw相當，這樣就能保證波形的連續性，減小失真。因此可以採用可調電容，以滿足不同脈寬的需要，得到波形良好的一階高斯脈衝。

　　

　　2.3 CPLD控制電路

　　CPLD控制電路要提供多種功能：為本振PLL模塊提供SPI串行接口；為窄脈衝發生器提供10 bit並行接口；產生兩路10 MHz的方波信號，一路為窄脈衝發生器提供激勵信號，另一路為接收端的A/D採樣提供同步時鐘；提供按鍵控制電路以及與PC串口進行串行通信。CPLD晶片採用Altera公司MAX-II系列的EPM240T100C3，該晶片支持ISP編程和JTAG調試，外圍電路簡單可靠。通過對外部50 MHz有源晶振產生的時鐘進行5分頻，得到10 MHz的方波信號用於激勵窄脈衝。同時，掃描鍵盤判斷是否有外部按鍵輸入，如果有，則根據不同的按鍵選擇不同的延時控制字，將其通過10 bit並行接口送入可編程延時晶片MC100EP195以產生不同的延時信號，這樣便能產生不同脈寬的窄脈衝信號。圖7為CPLD控制總體框圖。

　　

　　3 CPLD+LVPECL可調窄脈衝的測試

　　根據以上方案和電路，製作了圖8所示的可調窄脈衝發生器。使用Agilent公司16903A邏輯分析儀測試LVPECL與門電路後的不同延時的脈衝信號如圖9所示。

　　

　　從圖10（a）中可以看出，此脈衝波形的峰峰值幅度約為390 mV，脈衝寬帶約為635 ps；從圖10（b）的頻譜圖可知，信號10 dB帶寬約為1.3 GHz，中心頻率為800 MHz左右，頻譜能量最高點對應的功率為-43 dBm。為了達到所需功率，可以接功率放大器進行放大滿足發射功率的需要。

　　

　　針對用模擬的方法或數字固定延時的方法產生超寬帶窄脈衝脈寬不可調的缺點，本方案採用CPLD對可編程延時晶片寫延時控制字來產生不同脈寬的窄脈衝信號。本系統可實現500 ps~20 ns範圍內脈寬可調、幅度約為400 mV的脈衝信號。基於CPLD+LVPECL門電路的可調窄脈衝產生器為獨立系統，能夠滿足不同應用場合的需求。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴