基於FPGA的QPSK信號源的設計與實現

2021-01-15 電子產品世界

前言

本文引用地址：http://www.eepw.com.cn/article/86523.htm

　　調相脈衝信號可以獲得較大的壓縮比，它作為一種常用的脈衝壓縮信號，在現代雷達及通信系統中獲得了廣泛應用。隨著近年來軟體無線電技術和電子技術的發展，DDS（直接數字頻率合成）用於實現信號產生的應用越來越廣。DDS技術從相位的概念出發進行頻率合成，它採用數字採樣存儲技術，可以產生點頻、線性調頻、ASK、PSK及FSK等各種形式的信號，其幅度和相位一致性好，具有電路控制簡單、相位精確、頻率解析度高、頻率切換速度快、輸出信號相位噪聲低、易於實現全數位化設計等突出優點。

　　目前，DDS的ASIC晶片如AD公司的AD9852、AD9854等，對於相位調製信號，可方便地產生BPSK，但 是，對QPSK或8PSK等則實現困難，它們對控制更新脈衝要求極高，一旦偏差超過DDS內極高的系統時鐘，輸出相位就會錯誤。本文介紹了一種通過FPGA實現QPSK或更高階PSK信號的方法，可靈活地通過上位機的PCI總線控制參數，產生不同載波頻率、不同脈衝寬度、不同佔空比、不同重複周期等的QPSK信號，對雷達等系統的設計者具有很好的借鑑意義。

QPSK信號源的設計方案

　　DDS原理

　　DDS是一種全數位化的頻率合成器，由相位累加器、正弦波形ROM存儲器、D/A轉換器和低通濾波器構成，其基本原理如圖1。

 

　　輸出信號的頻率為fout=fclk?Δφ/2N，而最小頻率解析度為Δfo=fomin=fo/2N，可見改變頻率控制字N即可改變輸出信號的頻率。當參考時鐘頻率給定後，輸出信號的頻率取決於頻率的控制字，頻率解析度取決於累加器的位數，相位解析度取決於ROM的地址線位數，幅度量化取決於ROM的數據字長和D/A轉換器的位數。

　　為了提高DDS輸出信號的頻譜指標和降低正弦的ROM存儲器，近來發展了如在相位截斷後加數字反sinc濾波，利用三角函數對稱性只存取1/4周期查找表，基於CORDIC、泰勒級數加權的頻率合成方法等技術。

　　QPSK信號源的設計方案

　　在FPGA中，通過正弦查找表和相位累加器實現DDS，通過計數器實現QPSK信號的起停控制。在計數器計數到零時，設置標誌位，讀取寄存器中的QPSK控制碼，從而設置初始相位。在計數到根據QPSK脈衝寬度設定的值後，計數器置0並重新開始計數。運行完設置碼元的個數及次數後，使能輸出禁止標誌位。

　　QPSK信號的重複周期也通過計數器實現。根據周期的範圍和系統時鐘，設置計數器的位數並使其滿足要求。在計數器計數到設定值後，清除輸出禁止的標誌位。需要注意的是周期計數器應該與QPSK碼元寬度計數器同步。

　　QPSK信號參數控制通過PCI總線實現，包括QPSK信號的開始、結束、碼元個數、次數、碼字以及QPSK信號重複周期等。在FPGA內通過寄存器讀取、保存參數。

硬體設計

　　系統組成與結構

　　FPGA選用XILINX公司Spartan3系列的XC3S1000，為100萬門大規模可編程器件。它內部具有432kbit的Block Ram和120kbit的Distributed Ram；4個時鐘管理單元DCM；24個乘法器。配置採用XILINX的專用PROM XCF04S，4M位的串行Flash PROM。XC3S1000通過XCF04S實現主串配置，M0、M1、M2均置低。系統框圖如圖2。

 

　　高速DAC選用AD公司的AD9767，它是雙通道14位精度的高速CMOS DAC。它內部集成1.2V的電壓基準，SFDR和IMR可達83dBc，最高轉換率為125MSPS，滿量程電流可調範圍為2mA~20mA，兩路D/A輸出後經兩片高速、寬帶放大器AD8047放大，然後經濾波器輸出，AD8047增益為1，實現電流到電壓的轉換。

　　PCI接口晶片採用PCI9054，是PlX公司應用廣泛的32位、33MHz的PCI橋晶片，實現PCI總線和本地總線的轉換。PCI9054可工作在主、從模式，支持DMA，支持猝發操作。PCI9054的上電通過2k位的EEPROM NM93CS56配置，包括PCI9054的本地總線控制、PCI配置空間寄存器的配置等。PCI9054在PCB設計中應注意PCI總線和時鐘的長度約束。

　　為了提高板上的存儲容量，FPGA通過CYPRESS的CY7C1372C-200擴展了（512k×36）/1M×18位的ZBT SRAM。以零等待狀態讀寫速率可達200MHz，最大訪問時間為3ns，支持Burst操作，適用高速的數據讀寫。

　　系統通過SMA外接時鐘，同時內部50MHz晶振經時鐘緩衝晶片CY2308輸出，分別作為PCI9054和FPGA的本地時鐘。外接時鐘的輸入阻抗為50Ω，注意通過信號源提供時鐘時應使其峰峰值在2V以上。

　　復位電路採用MAXIM的看門狗及電壓監控晶片MAX708實現。

　　電源由PCI總線提供，3.3V電壓直接從PCI總線的3.3V引出，通過凌特公司的LT1764實現2.5V電壓，採用TI公司的TPS54612實現1.2V電壓，分別作為FPGA的輔助電壓Vccaux和核電壓Vccint。TPS54612輸入電壓為3-6V，在3.3V、5V均可使用，輸出可高達6A，且開關控制器內部集成FET場效應管，方便應用。AD8047的正負電壓輸入分別為+5V和-5V，分別由從PCI總線接入的+12V和-12V電壓經穩壓器7805和7905提供。

軟體設計

　　QPSK信號的生成

　　QPSK信號產生的原理在前面已作詳述，FPGA的外接60MHz時鐘通過內部的時鐘管理器倍頻實現120MHz時鐘，通過Block RAM 資源實現只讀ROM，然後通過累加器進程、讀QPSK碼字進程、重複周期計數進程等實現DDS功能，通過乘法器還可實現輸出信號的幅度控制。以下是部分源程序，採用Verilog HDL語言編寫。

　　時鐘管理單元，使用XILINX的DCM實現倍頻，由60MHz變為120MHz。

dcm60 dcmclk60 (

.CLKIN_IN(clk_in),

.RST_IN(~reset),

.CLKIN_IBUFG_OUT(clk_ibufg_out),

.CLK0_OUT(clk_0),

.CLK2X_OUT(clk_2x),

.LOCKED_OUT(locked_out60) );

　　單口只讀ROM，使用IP核，實現正弦查找表，數據寬度為14位，深度為16384字（14地址位）。ROM核接收的數據文件為COE文件，然後轉換為mif二進位文件格式，COE文件可通過C語言或MATLAB生成。ROM核的實現如下：

rom16384 rom16384(

.addr(dds_addr),

.clk(clk_2x),

.dout(dds_data),

.sinit(~reset),);

相關焦點

  • 基於DSP和FPGA的機器人聲控系統設計與實現
    2 系統硬體總體設計 系統的硬體功能是實現語音指令的採集和步進電機的驅動控制，為系統軟體提供開發和調試平臺。如圖1所示。 系統硬體分為語音信號的採集和播放，基於dsp的語音識別，fpga動作指令控制、步進電機及其驅動、dsp外接快閃記憶體晶片，jtag口仿真調試和鍵盤控制幾個部分。
  • 基於FPGA的複數浮點協方差矩陣實現
    O 引言 協方差矩陣的計算是信號處理領域的典型運算，是實現多級嵌套維納濾波器、空間譜估計、相干源個數估計以及仿射不變量模式識別的關鍵部分，廣泛應用於雷達、聲吶、數字圖像處理等領域。
  • 基於FPGA高精度浮點運算器的FFT設計與仿真
    摘要 基於IEEE浮點表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基於FPGA高精度浮點運算器的FFT的設計。利用VHDL語言描述了蝶形運算過程及地址產生單元，其仿真波形基本能正確的表示輸出結果。
  • 基於FPGA的伺服驅動器分周比設計與實現
    要實現對電動機的精確位置控制，轉子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構造簡單，機械壽命長，易實現高解析度等優點，已被廣泛採用。增量式光電編碼器輸出有A，B，Z三相信號，其中A相和B相相位相差90°，Z相是編碼器的「零位」，每轉只輸出一個脈衝。在應用中，經常需要對A相、B相正交脈衝按照一定的比例，即分周比進行分頻。
  • 基於FPGA+MATLAB的串行多階FIR濾波器設計
    為說明使用FPGA實現FIR的靈活性，文中列舉了一個多階串行FIR濾波器實例，並給出主要的原始碼和相關模塊的時序和功能說明，最後使用Matlab和Quartusii聯合仿真驗證了FPGA硬濾波器工程的正確性。
  • 基於FPGA IP核的FFT實現
    0 引 言 數位訊號處理領域中FFT算法有著廣泛的應用。目前現有的文獻大多致力於研究利用FFT算法做有關信號處理、參數估計、F+FT蝶形運算單元與地址單元設計、不同算法的FFT實現以及FFT模型優化等方面。
  • 遙測信號模擬源的設計及實現
    本設計基於DDS及數字可編程技術，採用DAC晶片AD5312、運放，RS422、429、LVDS等接口晶片，編寫FPGA模塊，最終實現多達100路模擬電壓及40路數位訊號輸出，並可在計算機上通過網絡進行參數配置。該信號源輸出信號種類多，參數配置靈活方便，可滿足多個遙測組件的測試需求。
  • 一種基於FPGA的全光纖電流互感器控制電路設計
    隨著FPGA技術的發展，FPGA不僅被用來進行精密時序控制，而且可以實現複雜數位訊號處理功能。本文利用FPGA來實現精密時序控制的同時，實現非常複雜的信號處理算法，並以FPGA為核心器件完成光纖電流互感器信號檢測和控制電路設計，利用該電路控制光纖電流互感器傳感頭進行電流測試和標定。試驗結果表明，系統控制精度達到0.2 S級測量準確度的要求。
  • 聲納圖像動態範圍擴展與FPGA實現
    基於課題組研製的多波束成像聲納原理樣機的研製，分析了數據動態範圍壓縮導致圖像細節丟失的原因及其對成像質量的影響，採用JPL快速平方根近似算法改善了開方運算FPGA實現過程的資源佔用和系統延時。最後，對改進設計方案進行了實驗驗證，通過多波束成像聲納系統的消聲水池實驗證明了本文動態範圍擴展方法的有效性和可行性，系統成像質量改善明顯，達到優化設計的預期目標。
  • 一種近距雷達目標檢測信號處理的FPGA實現
    圖 3 主狀態控制下各時序單元處理時序關係圖 4 QUARTUS II環境下恆虛警處理單元時序仿真波形近距雷達信號處理的FPGA實現Top-Down結構分析採用Top-Down(自頂向下)的現代數字系統設計方法學，基於FPGA實現方案的近距雷達數字處理系統的結構可以由圖2說明。
  • 基於FPGA的巴特沃茲IIR數字帶通濾波器設計
    數字濾波器通常採用計算機軟體、專用數字濾波器、DSP器件或可編程邏輯器件(如FPGA) 實現。因為，用FPGA實現數字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產成本低等優點，所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例，較為詳細地介紹了其設計和實現方法。給定巴特沃茲數字帶通濾波器的抽樣頻率為500Hz，上、下邊帶截止頻率分別為150Hz和30Hz.
  • 基於FPGA的RCN226絕對式編碼器通信接口設計
    絕對式編碼器廠家大多為其編碼器配套了接收晶片，實現串行編碼到並行編碼的轉換，便於控制器的讀取操作。但是此類晶片通常價格比較昂貴，大約佔絕對式編碼器價格的四分之一。目前國內外高端交流伺服系統中普遍採用FPGA+DSP結構。
  • 採用FPGA實現多種類型的數位訊號處理濾波器
    濾波器是任何信號處理系統的關鍵組成部分，隨著現代應用的日趨複雜，濾波器設計的複雜程度也日益提高。採用 FPGA 設計和實現的高性能濾波器的能力是模擬方法所望塵莫及的。
  • 基於FPGA的無損圖像壓縮系統設計
    編者按：　　摘要：本文簡要介紹了圖像壓縮的重要性和常用的無損圖像壓縮算法，分析了快速高效無損圖像壓縮算法(FELICS)的優勢，隨後詳細分析了該算法的編碼步驟和硬體實現方案，最後公布了基於該方案的FPGA性能指標。
  • 基於FPGA與有限狀態機的高精度測角系統的設計與實
    1 方案設計1.1 系統組成雷射跟蹤測量系統的核心處理模塊主要由ARM處理器，FPGA組成。為了充分利用ARM9微處理器的運算能力和FPGA的高速邏輯處理能力，在設計中對功能的實現進行了劃分。ARM9 用於運動控制平臺的控制並且與FPGA一起形成一個完整的應用平臺。
  • 基於BF533和FPGA的雷達信號模擬器設計實現
    本文引用地址：http://www.eepw.com.cn/article/201610/307936.htm當今雷達信號模擬器多採用軟硬結合的設計方式，使得系統有更大的靈活性。可採用編程的方法設置所需的模擬雷達信號的各種參數，使模擬器能實現多種信號類型。
  • 基於FPGA的實時中值濾波器硬體實現
    在許多實際應用場合，如高清視頻監控、X光圖像的降噪等，需要快速且實時地進行中值濾波，軟體實現達不到實時處理的要求，因此選用硬體實現。 在硬體實現上，文獻[1]、[2]等採用行延遲的方法形成鄰域數據，以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。
  • 基於FPGA的高效FIR濾波器設計與實現
    摘要： 給出了一種基於FPGA的數字濾波器的設計方法。該方法先通過MATLAB設計出一個具有具體指標的FIR濾波器， 再對濾波器係數進行處理， 使之便於在FPGA中實現， 然後採用基於分布式算法和CSD編碼的濾波器結構進行設計， 從而避免了乘法運算， 節約了硬體資源，其流水線的設計方式也提高了運行速度。Matlab和Modelsim仿真表明， 該設計功能正確， 能實現快速濾波。
  • 用FPGA實現FFT算法
    當N較大時，因計算量太大，直接用DFT算法進行譜分析和信號的實時處理是不切實際的。快速傅立葉變換(Fast Fourier Transformation，簡稱FFT)使DFT運算效率提高1～2個數量級。其原因是當N較大時，對DFT進行了基4和基2分解運算。FFT算法除了必需的數據存儲器ram和旋轉因子rom外，仍需較複雜的運算和控制電路單元，即使現在,實現長點數的FFT仍然是很困難。
  • 基於FPGA的結構光圖像中心線提取
    利用現場可編程門陣列器件(FPGA)的流水線技術以及並行技術的硬體設計來完成運算，保證了光條紋中心點的實時準確提取。實驗表明採用FPGA 實現圖像處理的專用算法能滿足圖像數據進行實時準確提取的要求。基於數字圖像處理的特點是處理的數據量非常大，處理非常耗時。所以本文研究了在FPGA上用硬體描述語言實現圖像的中心線提取算法，採用了極值法、閾值法和重心法相結合的中心線提取方法。通過功能模塊的硬體化，以便高速提取結構光中心線。結果表明，實驗系統達到了基於視頻速度的應用要求。