電源噪聲是電磁幹擾的一種，其傳導噪聲的頻譜大致為10kHz~30MHz，最高可達150MHz。電源噪聲，特別是瞬態噪聲幹擾，其上升速度快、持續時間短、電壓振幅度高、隨機性強，對微機和數字電路易產生嚴重幹擾。
是德科技示波器頻域分析在電源調試的應用
本文談到這麼多年來最受關注的電源噪聲測量問題，有最實用的經驗總結，有實測案例佐證，有仿真分析相結合。
在電源噪聲的分析過程中，比較經典的方法是使用示波器觀察電源噪聲波形並測量其幅值，據此判斷電源噪聲的來源。但是隨著數字器件的電壓逐步降低、電流逐步升高，電源設計難度增大，需要使用更加有效的測試手段來評估電源噪聲。本文是使用頻域方法分析電源噪聲的一個案例，在觀察時域波形無法定位故障時，通過FFT（快速傅立葉變換）方法進行時頻轉換，將時域電源噪聲波形轉換到頻域進行分析。電路調試時，從時域和頻域兩個角度分別來查看信號特徵，可以有效地加速調試進程。
在單板調試過程中發現一個網絡的電源噪聲達到80mv，已經超過器件要求，為了保證器件能夠穩定工作必須降低該電源噪聲。
在調試該故障前先回顧下電源噪聲抑制的原理。如下圖所示，電源分配網絡中不同的頻段由不同的元件來抑制噪聲，去耦元件包含電源調整模塊（VRM）、去耦電容、PCB電源地平面對、器件封裝和晶片。VRM包含電源晶片及外圍的輸出電容，大約作用於DC到低頻段（100K左右），其等效模型是一個電阻和一個電感組成的二元件模型。去耦電容最好使用多個數量級容值的電容配合使用，充分覆蓋中頻段（數10K到100M左右）。由於布線電感和封裝電感的存在，即時大量堆砌去耦電容也難以在更高頻起到作用。PCB電源地平面對形成了一個平板電容，也具有去耦作用，大約作用在數十兆。晶片封裝和晶片負責高頻段（100M以上），目前的高端器件一般會在封裝上增加去耦電容，此時PCB上的去耦範圍可以降低到數十兆甚至幾兆。因此，在電流負載不變的情況下，我們只要判斷出電壓噪聲出現在哪個頻段，那麼針對這個頻段所對應的去耦元件進行優化即可。在兩個去耦元件的相鄰頻段時兩個去耦元件會配合作用，所以在分析去耦元件臨界點時相鄰頻段的去耦元件也要同時納入考慮。
根據傳統電源調試經驗，首先在該網絡上增加了一些去耦電容，增加電源網絡的阻抗餘量，保證在中頻段的電源網絡阻抗都能滿足該應用場景的需求。結果紋波僅降低幾mV，改善微乎其微。產生這個結果有幾個可能：1、噪聲處在低頻，並不在這些去耦電容起作用的範圍內；2、增加電容影響了電源調節器VRM的環路特徵，電容帶來的阻抗降低與VRM的惡化抵消了。帶著這個疑問，我們考慮使用示波器的頻域分析功能來查看電源噪聲的頻譜特性，定位問題根源。
是德科技示波器的頻域分析功能是通過傅立葉變換實現的，傅立葉變換的實質是任何時域的序列都可以表示為不同頻率的正弦波信號的無限疊加。我們分析這些正弦波的頻率、幅值和相位信息，就是將時域信號切換到頻域的分析方法。數字示波器採樣到的序列是離散序列，所以我們在分析中最常用的是快速傅立葉變換（FFT）。FFT算法是對離散傅立葉變換（DFT）算法優化而來，運算量減少了幾個數量級，並且需要運算的點數越多，運算量節約越大。
示波器捕獲的噪聲波形進行FFT變換，有幾個關鍵點需要注意。
1、根據耐奎斯特抽樣定律，變換之後的頻譜展寬（Span）對應與原始信號的採樣率的1/2，如果原始信號的採樣率為1GS/s，則FFT之後的頻譜展寬最多是500MHz；
2、變換之後的頻率解析度（RBW Resolution Bandwidth）對應於採樣時間的倒數，如果採樣時間為10mS，則對應的頻率解析度為100Hz；
3、頻譜洩漏，即信號頻譜中各譜線之間相互幹擾，能量較低的譜線容易被臨近的高能量譜線的洩漏所淹沒。避免頻譜洩漏可以儘量採集速率與信號頻率同步，延長採集信號時間及使用適當的窗函數。
電源噪聲測量時不要求較高的採樣率，所以可以設置很長的時基，這也意味著採集的信號時間可以足夠長，可以認為覆蓋到了整個有效信號的時間跨度，此時不需要添加窗函數。調整以上設置可以得到比較準確的FFT變換曲線了，再通過zoom功能查看感興趣的http://www.shide17.com頻點。如下圖中電源噪聲的主要能量集中在11.3KHz左右，並以該頻率為基波頻率諧振。據此可以推斷本PDN網絡在11.3KHz處的阻抗不能滿足要求，電容在該頻點的阻抗也比較高，起不到降低阻抗的作用，所以前面增加電容並不能減小電源噪聲。