信號完整性系列之「術語解釋」

2021-01-14 硬體助手


信號完整性Signal Integrity(SI):高速產品設計中由互連線引起的所有問題。

電源完整性Power Integrity(PI):確保電源Source端及Sink端的電壓及電流符合需求。

電磁兼容Electro Magnetic Compatibility(EMC):系統或設備在所處的電磁環境中能正常工作,同時不會對其他系統和設備造成幹擾。EMC包括EMI(電磁幹擾)及EMS(電磁抗擾)兩部分,所謂EMI就是設備本身在執行應有功能的過程中所產生不利於其它系統的電磁噪聲;而EMS則是指設備在執行應有功能的過程中不受周圍電磁環境影響的能力。

傳輸線transmission line:在兩點之間傳輸數字或模擬信號的導體就稱為傳輸線,一般都是成對出現,一條是信號路徑,一條是返迴路徑。

微帶線Micro-Strip:指只有一邊存在參考平面的傳輸線。

微帶線Strip-Line:指兩邊都有參考平面的傳輸線。

傳輸延遲Propagation Delay:指信號在傳輸線上的傳播延時,與線長和信號傳播速度有關。

反射Reflection:指由於阻抗不匹配而造成的信號能量的不完全吸收,有一部分被反射回來了。

串擾Crosstalk:是指兩條信號線之間的耦合,信號線之間的互感和互容引起線上的噪聲。

遠端串擾(Far-end crosstalk):指幹擾源對被幹擾源的接收端產生的第一次幹擾。

近端串擾(Near-end crosstalk):指幹擾源對被幹擾源的發送端產生的第一次幹擾。

過衝overshoot:第一個峰值或谷值超過設定電壓(對於上升沿是最高電壓,對於下降沿是最低電壓)

下衝undershoot:下衝是指信號跳變的下一個谷值或峰值。

阻抗Impedance:是指傳輸線上輸入電壓對輸入電流的比值。

阻抗匹配Impedance Matching:指為了消除反射而通過添加電阻或電容器件來達到阻抗一致的效果。通常採用在源端或終端,因此也稱為端接Termination。

偏移skew:對於同一個網絡到達不同接收器端之間的時間偏差。

振蕩oscillation:反覆出現過衝和下衝的現象,振蕩根據表現形式可分為振鈴Ringing和環繞振蕩。其中振鈴ringing為欠阻尼振蕩,而環繞振蕩rounding為過阻尼振蕩。

抖動Jitter:指信號的某特定時刻相對於其理想時間位置上的短期偏離。

回溝Ring-Back:是指信號上升過程不是線性上升,會出現電壓降低的現象。

地彈Ground Bounce:是指晶片內部「地」電平相對於板級「地」電平的變化現象。以電路板「地」為參考,就像是晶片內部「地」電平在不停的跳動,因此稱之為「地彈」。

軌道塌陷Rail Collapse:電源和地之間存在阻抗,產生壓降,導致塌陷。

建立時間setup time:器件輸入端在時鐘信號有效沿到來前,要求輸入信號穩定不變的時間。

保持時間hold time:器件輸入端要求輸入信號在時鐘信號有效沿到來後保持穩定不變的時間。


相關焦點

  • PCB行業術語和定義——信號完整性(SI)
    信號完整性(SI)信號完整性(英語:Signal Integrality, SI)是指信號在傳輸路徑上的質量。在數字電路中,一串二進位的信號流是通過電壓(或電流)的波形來表示。然而,自然界的信號實際上都是模擬的,而非數字的,所有的信號都受噪音、扭曲和損失影響。信號完整性考慮的問題主要有振鈴(ringing)、串擾(crosstalk)、接地反彈、扭曲(skew)、信號損失和電源供應中的噪音。
  • SPARQ系列述評之二 ――信號完整性問題與S參數的關
    和SI相關的兩個最為重要的工作是信號完整性仿真和信號完整性測試。信號 完整性仿真是指使用仿真軟體將晶片、信號傳輸鏈路的模型連接到一起,進行初步的信號質量的預測,信號完整性仿真中一個最為重要的模型是S參數模型,它常被 用來模擬傳輸線、過孔、接插件等的模型,在仿真之初S參數常常是通過電磁場仿真軟體等仿真的方法獲得,然後再用相應的測試儀器如TDR、VNA以及力科新推出的新型專用於信號完整性領域的信號完整性網絡分析儀SPARQ
  • SPARQ系列述評之二 ――信號完整性問題與S參數的關係
    和SI相關的兩個最為重要的工作是信號完整性仿真和信號完整性測試。信號 完整性仿真是指使用仿真軟體將晶片、信號傳輸鏈路的模型連接到一起,進行初步的信號質量的預測,信號完整性仿真中一個最為重要的模型是S參數模型,它常被 用來模擬傳輸線、過孔、接插件等的模型,在仿真之初S參數常常是通過電磁場仿真軟體等仿真的方法獲得,然後再用相應的測試儀器如TDR、VNA以及力科新推出的新型專用於信號完整性領域的信號完整性網絡分析儀SPARQ
  • PCB設計\"信號完整性\"名詞解釋
    1、什麼是信號完整性(Singnal Integrity)?本文引用地址:http://www.eepw.com.cn/article/201809/388484.htm信號完整性(Singnal Integrity)是指一個信號在電路中產生正確的相應的能力。
  • 述評SPARQ系列網絡分析儀之二:信號完整性問題與S參數關係
    和SI相關的兩個最為重要的工作是信號完整性仿真和信號完整性測試。信號 完整性仿真是指使用仿真軟體將晶片、信號傳輸鏈路的模型連接到一起,進行初步的信號質量的預測,信號完整性仿真中一個最為重要的模型是S參數模型,它常被 用來模擬傳輸線、過孔、接插件等的模型,在仿真之初S參數常常是通過電磁場仿真軟體等仿真的方法獲得,然後再用相應的測試儀器如TDR、VNA以及力科新推出的新型專用於信號完整性領域的信號完整性網絡分析儀
  • 什麼是信號完整性?
    反射在上文中提到了因阻抗不匹配而引起信號反射,為了解釋信號反射我們可以用光在不同介質中傳播來形象的介紹,光從空氣射向水面或者玻璃時,有一部分光被反射,另一部分光會折射進入另一種介質,如下圖:同樣的,信號也一樣,如果傳輸線的阻抗不一致,在阻抗跳變的地方,一部分能量繼續傳輸,一部分能量會被反射回去,如下圖:
  • 信號完整性理論之差分訊號
    什麼是傳輸線,什麼是信號完整性分析,為什麼傳輸線要測試差分訊號,經常有人問小編這個問題,今天我們就逐項解惑。何為傳輸線傳輸線(Transmission Line)可以把能量從一端傳送到另一端。理想狀態,共模信號被認為是沒有變化的。共模信號由於不帶有信息,所以不影響信號完整性和系統性能。所以接收端要想準確的接收差分信號,必須要有共模抑制的功能。除此之外,在一定條件下,差分傳輸的抗幹擾能力好於單端信號,差分和共模信號分量都是屬於高速信號,如下圖所示,差分信號在-0.25 到 +0.25 之間。
  • 分享| 信號完整性的重要性及關鍵問題
    高頻設計是指波長遠小於線長度且走線的所有物理特性和互連尺寸都需要控制,以便具有一系列電氣特性的傳輸線可用於給定應用。抖動在這裡,設計人員必須匹配一系列信號之間的飛行時間。由於內層的DATA信號將傳播得較慢,因此我們必須減小DATA信號的長度以匹配CLK信號的飛行時間。集膚效應如果我們查看稱為C1的給定導體的 一部分並通過它發送電流I(t),根據安培定律,將會產生與通過導體的電流成比例的磁通量。
  • 信號完整性:信號振鈴是怎麼產生的
    信號的反射可能會引起振鈴現象,一個典型的信號振鈴如圖1所示。            那麼信號振鈴是怎麼產生的呢?  前面講過,如果信號傳輸過程中感受到阻抗的變化,就會發生信號的反射。這個信號可能是驅動端發出的信號,也可能是遠端反射回來的反射信號。
  • 基於信號完整性理論的PCB仿真設計與分析研究
    在基於信號完整性計算機分析的 PCB設計方法中,最為核心的部分就是PCB板級信號完整性模型的建立,這是與傳統的設計方法的主要區別之處。SI模型的準確性將決定設計的正確性,而 SI模型的可建立性則決定了這種設計方法的可行性。
  • 高速數據速率系統的信號完整性基礎知識
    摘要信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。信號完整性涉及數位訊號波形的質量下降和時序誤差,因為信號從發射器傳輸到接收器會通過封裝結構、PCB走線、通孔、柔性電纜和連接器等互連路徑。
  • 信號完整性需要重視的幾大關鍵問題
    信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。信號完整性涉及數位訊號波形的質量下降和時序誤差,因為信號從發射器傳輸到接收器會通過封裝結構、PCB走線、通孔、柔性電纜和連接器等互連路徑。
  • 氣相色譜儀的常見術語及概念解釋
    打開APP 氣相色譜儀的常見術語及概念解釋 儀表網 發表於 2020-03-18 10:55:01 上海泰特睿傑信息科技有限公司(泰特儀器)立足於色譜行業已有十餘年,致力於色譜行業前沿檢測技術的研究與應用開發,主要產品包括GC2030系列氣相色譜分析儀、GC966系列在線氣相色譜儀、GC966可攜式氣相色譜儀等設備,以及相關配套設備。
  • Trends in Neuroscience:感知、整合、解釋和調節身體的信號
    頂刊導讀目錄 1,新興科學-內感受:感知、整合、解釋和調節身體內部的信號2,內感受的神經環路3,內感受功能:從能量調節到自我體驗4,內感受的疾病、失調和共病5,內感受的幹預和調控6,內感受和身體調節的計算模型
  • 高速電路設計和信號完整性分析
    為了解決這個問題,在設計高速電路時必須進行信號完整性分析,採用虛擬樣板對系統進行透徹仿真,精確分析電路的布局布線對信號完整性的影響,並以此來指導電路的設計。這樣,以往很多在調試時才能發現的問題,在設計期間就可以解決,極大地提高了設計成功率,縮短了設計周期。 要對信號進行完整性分析,首先要建立精確的器件模型。
  • 信號完整性100條經驗法則
    隨著現代數字電子系統突破1 GHz的壁壘,PCB板級設計和IC封裝設計必須都要考慮到信號完整性和電氣性能問題。 凡是介入物理設計的人都可能會影響產品的性能。所有的設計師都應該了解設計如何影響信號完整性,至少能夠和信號完整性專業的工程師進行技術上的溝通。 當快速地得到粗略的結果比以後得到精確的結果更重要時,我們就使用經驗法則。
  • 示波器常用術語名詞解釋
    關鍵字:示波器  常用術語  名詞解釋 編輯:什麼魚 引用地址:http://news.eeworld.com.cn/Test_and_measurement/ic483595.html 推薦閱讀
  • 解析布線技巧提高嵌入式系統PCB的信號完整性
    在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統的發展,採用的電路基本上都是高頻電路,由於時鐘頻率的提高,信號上升沿也變短,印製電路對經過信號產生的容抗和感抗將遠遠大於印製電路本身的電阻,嚴重影響信號的完整性。對於嵌入式系統,當時鐘頻率超過100 MHz或上升沿小於1 ns時,信號完整性效應就變得重要了。
  • 經驗分享|信號完整性 常用的三種測試方法
    經驗分享|信號完整性 常用的三種測試方法 凡億PCB 2020-08-08 158瀏覽
  • 信號完整性中信號上升時間與帶寬研究
    本文引用地址:http://www.eepw.com.cn/article/178170.htm  對於數字電路,輸出的通常是方波信號。方波的上升邊沿非常陡峭,根據傅立葉分析,任何信號都可以分解成一系列不同頻率的正弦信號,方波中包含了非常豐富的頻譜成分。