信號完整性100條經驗法則

2020-11-25 電子產品世界

隨著現代數字電子系統突破1 GHz的壁壘,PCB板級設計和IC封裝設計必須都要考慮到信號完整性和電氣性能問題。 凡是介入物理設計的人都可能會影響產品的性能。所有的設計師都應該了解設計如何影響信號完整性,至少能夠和信號完整性專業的工程師進行技術上的溝通。 當快速地得到粗略的結果比以後得到精確的結果更重要時,我們就使用經驗法則。

本文引用地址:http://www.eepw.com.cn/article/201807/384411.htm

經驗法則只是一種大概的近似估算,它的設計目的是以最小的工作量,以知覺為基礎找到一個快速的答案。經驗法則是估算的出發點,它可以幫助我們區分5或50,而且它能幫助我們在設計的早期階段就對設計有較好的整體規劃。

下面是具有40年研究經驗的國際大師Eric Bogatin給出的100條估計信號完整性效應的經驗法則。

1、信號上升時間約是時鐘周期的10%,即1/10x1/Fclock。例如100MHZ 使中的上升時間大約是1NS.

2、理想方波的N 次諧波的振幅約是時鐘電壓副值的2/(N 派)倍。例如,1V時鐘信號的第一次諧波幅度約為0.6V,第三次諧波的幅度約是0.2V。

3、信號的帶寬和上升時間的關係為:BW=0.35/RT。例如,如果上升時間是1NS,

則帶寬是350MHZ。如果互連線的帶寬是3GHZ,則它可傳輸的最短上升時間約為0.1NS。

4、如果不知道上升時間,可以認為信號帶寬約是時鐘頻率的5 倍。

5、LC 電路的諧振頻率是5GHZ/sqrt(LC),L 的單位為NH,C 的單位為PF。

6、在400MHZ 內,軸向引腳電阻可以看作理想電阻;在2GHZ 內,SMT0603電阻可看作理想電阻。

7、軸向引腳電阻的ESL(引腳電阻)約為8NH,SMT 電阻的ESL 約是1.5NH。

8、直徑為1MIL 的近鍵合線的單位長度電阻約是1 歐姆/IN。

9、24AWG 線的直徑約是20MIL,電阻率約為25 毫歐姆/FT。

10、 1 盎司桶線條的方塊電阻率約是每方塊0.5 豪歐姆。

11、 在10MHZ 時,1 盎司銅線條就開始具有趨膚效應。

12、 直徑為1IN 球面的電容約是2PF。

13、 硬幣般大小的一對平行板,板間填充空氣時,他們間的電容約為1PF。

14、 當電容器量板間的距離與板子的寬度相當時,則邊緣產生的電容與平行板形成的產生的電容相等。例如,在估算線寬為10MIL、介質厚度為10MIL的微帶線的平行板電容時,其估算值為1PF/IN,但實際的電容約是上述的兩倍,也就是2PF/IN。

15、 如果問對材料特性一無所知,只知道它是有機絕緣體,則認為它的介電

常數約為4。

16、 1 片功率為1W 的晶片,去耦電容(F)可以提供電荷使電壓降小於小於

5%的時間(S)是C/2。

17、 在典型電路板鍾,當介質厚度為10MIL 時,電源和地平面間的耦合電容

是100PF/IN 平方,並且它與介質厚度成反比。

18、 如果50 歐姆微帶線的體介電常數為4,則它的有效介電常數為3。

19、 直徑為1MIL 的圓導線的局部電感約是25NH/IN 或1NH/MM。

20、 由10MIL 厚的線條做成直徑為1IN 的一個圓環線圈,它的大小相當於拇

指和食指圍在一起,其迴路電感約為85NH。

21、 直徑為1IN 的圓環的單位長度電感約是25NH/IN 或1NH/MM。例如,如

果封裝引線是環形線的一部分,且長為0.5IN,則它的電感約是12NH。

22、 當一對圓杆的中心距離小於它們各自長度的10%時,局部互感約是各自

的局部互感的50%。

23、 當一對圓杆中心距與它們的自身長度相當時,它們之間的局部互感比它

們各自的局部互感的10%還要少。

24、 SMT 電容(包括表面布線、過孔以及電容自身)的迴路電感大概為2NH,

要將此數值降至1NH 以下還需要許多工作。

25、 平面對上單位面積的迴路電感是33PHx 介質厚度(MIL)。

26、 過孔的直徑越大,它的擴散電感就越低。一個直徑為25MIL 過孔的擴散電感約為50PH。

27、 如果有一個出沙孔區域,當空閒面積佔到50%時,將會使平面對間的迴路電感增加25%。

28、 銅的趨膚深度與頻率的平方跟成反比。1GHZ 時,其為2UM。所以,10MHZ 時,銅的趨膚是20UM。

29、 在50 歐姆的1 盎司銅傳輸線中,當頻率約高於50MHZ 時,單位長度迴路電感為一常數。這說明在頻率高於50MHZ 時,特性阻抗時一常數。

30、 銅中電子的速度極慢,相當於螞蟻的速度,也就是1CM/S。

31、 信號在空氣中的速度約是12IN/NS。大多數聚合材料中的信號速度約為6IN/NS。

32、 大多數輾壓材料中,線延遲1/V 約是170PS/IN。

33、 信號的空間延伸等於上升時間X 速度,即RTx6IN/NS。

34、 傳輸線的特性阻抗與單位長度電容成反比。

35、 FR4 中,所有50 歐姆傳輸線的單位長度電容約為3.3PF/IN。

36、 FR4 中,所有50 歐姆傳輸線的單位長度電感約為8.3NH/IN。

37、 對於FR4 中的50 歐姆微帶線,其介質厚度約是線寬的一半。

38、 對於FR4 中的50 歐姆帶狀線,其平面間的間隔時信號線線寬的2 倍。

39、 在遠小於信號的返回時間之內,傳輸線的阻抗就是特性阻抗。例如,當驅動一段3IN 長的50 歐姆傳輸線時,所有上升時間短與1NS 的驅動源在沿線傳輸並發生上升跳變時間內感受到的就是50 歐姆恆定負載。

40、 一段傳輸線的總電容和時延的關係為C=TD/Z0。

41、 一段傳輸線的總迴路電感和時延的關係為L=TDxZ0。

42、 如果50 歐姆微帶線中的返迴路徑寬度與信號線寬相等,則其特性阻抗比返迴路徑無限寬時的特性阻抗高20%。

43、 如果50 歐姆微帶線中的返迴路徑寬度至少時信號線寬的3 倍,則其特性阻抗與返迴路徑無限寬時的特性阻抗的偏差小於1%。

44、 布線的厚度可以影響特性阻抗,厚度增加1MIL,阻抗就減少2 歐姆。

45、 微帶線定部的阻焊厚度會使特性阻抗減小,厚度增加1MIL,阻抗減少2歐姆。

46、 為了得到精確的集總電路近似,在每個上升時間的空間延伸裡至少需要有3.5 個LC 節。

47、 單節LC 模型的帶寬是0.1/TD。

48、 如果傳輸線時延比信號上升時間的20%短,就不需要對傳輸線進行端接。

49、 在50 歐姆系統中,5 歐姆的阻抗變化引起的反射係數是5%。

50、 保持所有的突變(IN)儘量短於上升時間(NS)的量值。

51、 遠端容性負載會增加信號的上升時間。10-90 上升時間約是(100xC)PS,其中C 的單位是PF。

52、 如果突變的電容小於0.004XRT,則可能不會產生問題。

53、 50 歐姆傳輸線中拐角的電容(Ff)是線寬(MIL)的2 倍。

54、 容性突變會使50%點的時延約增加0.5XZ0XC。

55、 如果突變的電感(NH)小於上升時間(NS)的10 倍,則不會產生問題。

56、 對上升時間少於1NS 的信號,迴路電感約為10NH 的軸向引腳電阻可能會產生較多的反射噪聲,這時可換成片式電阻。

57、 在50 歐姆系統中,需要用4PF 電容來補償10NH 的電感。

58、 1GHZ 時,1 盎司銅線的電阻約是其在DC 狀態下電阻的15 倍。

59、 1GHZ 時,8MIL 寬的線條的電阻產生的衰減與介質此材料產生的衰減相當,並且介質材料產生的衰減隨著頻率變化得更快。

60、 對於3MIL或更寬的線條而言,低損耗狀態全是發生在10MHZ頻率以上。在低損耗狀態時,特性阻抗以及信號速度與損耗和頻率無關。在常見的級互連中不存在由損耗引起的色散現象。

61、 -3DB 衰減相當於初始信號功率減小到50%,初始電壓幅度減小到70%。

62、 -20DB 衰減相當於初始信號功率減小到1%,初始電壓幅度減小到10%。

63、 當處於趨膚效應狀態時,信號路徑與返迴路徑的單位長度串聯約是(8/W)Xsqrt(f)(其中線寬W:MIL;頻率F:GHZ)。

64、 50 歐姆的傳輸線中,由導體產生的單位長度衰減約是36/(Wz0)DB/IN。

65、 FR4 的耗散因子約是0.02。

66、 1GHZ 時,FR4 中由介質材料產生的衰減約是0.1DB/IN,並隨頻率線性增加。

67、 對於FR4 中的8MIL 寬、50 歐姆傳輸線,在1GHZ 時,其導體損耗與介質材料損耗相等。

68、 受損耗因子的制約,FR4 互連線(其長是LEN)的帶寬約是30GHZ/LEN。

69、 FR4 互連線可以傳播的最短時間是10PS/INxLEN。

70、 如果互連線長度(IN)大於上升時間(NS)的50 倍,則FR4 介質板中由損耗引起的上升邊退化是不可忽視的。

71、 一對50 歐姆微帶傳輸線中,線間距與線寬相等時,信號線間的耦合電容約佔5%。

72、 一對50 歐姆微帶傳輸線中,線間距與線寬相等時,信號線間的耦合電感約佔15%。

73、 對於1NS 的上升時間,FR4 中近端噪聲的飽和長度是6IN,它與上升時間成比例。

74、 一跟線的負載電容是一個常數,與附近其他線條的接近程度無關。

75、 對於50 歐姆微帶線,線間距與線寬相等時,近端串擾約為5%。

76、 對於50 歐姆微帶線,線間距是線寬的2 倍時,近端串擾約為2%。

77、 對於50 歐姆微帶線,線間距是線寬的3 倍時,近端串擾約為1%。

78、 對於50 歐姆帶狀線,線間距與線寬相等時,近端串擾約為6%。

79、 對於50 歐姆帶狀線,線間距是線寬的2 倍時,近端串擾約為2%。

80、 對於50 歐姆帶狀線,線間距是線寬的3 倍時,近端串擾約為0.5%。

81、 一對50 歐姆微帶傳輸線中,間距與線寬相等時,遠端噪聲是4%Xtd/rt。如果線時延是1ns,上升時間時0.5ns,則遠端噪聲是8%。

82、 一對50 歐姆微帶傳輸線中,間距是線寬的2 倍時,遠端噪聲是2%Xtd/rt。如果線時延是1ns,上升時間時0.5ns,則遠端噪聲是4%。

83、 一對50歐姆微帶傳輸線中,間距是線寬的3 倍時,遠端噪聲是1.5%Xtd/rt。如果線時延是1ns,上升時間時0.5ns,則遠端噪聲是4%。

84、 帶狀線或者完全嵌入式微帶線上沒有遠端噪聲。

85、 在50 歐姆總線中,不管是帶狀線還是微帶線,要使最懷情況下的遠端噪聲低於5%,就必須保持線間距大於線寬的2 倍。

86、 在50 歐姆總線中,線間距離等於線寬時,受害線上75%的竄擾來源於受害線兩邊鄰近的那兩跟線。

87、 在50 歐姆總線中,線間距離等於線寬時,受害線上95%的竄擾來源於受害線兩邊距離最近的每邊各兩根線條。

88、 在50 歐姆總線中,線間距離是線寬的2 倍時,受害線上100%的竄擾來源於受害線兩邊鄰近的那兩根線條。這是忽略與總線中其他所有線條間的耦合。

89、 對於表面布線,加大相鄰信號線間的距離使之足以添加一個防護布線,串擾常常就會減小到一個可以接受的水平,而且這是沒必要增加防護布線。添加終端短接的防護布線可將串擾減小到50%。

90、 對於帶狀線,使用防護線可以使串擾減小到不用防護線時的10%。

91、 為了保持開關噪聲在可以接受的水平,必須時互感小於2.5nhx 上升時間(ns)。

92、 對於受開關噪聲限制的接插件或者封裝來說,最大可用的時鐘頻率是

250MHZ/(NxLm)。其中,Lm 是信號/返迴路徑對之間的互感(nh),N 是同時開館的數量。

93、 在LVDS 信號中,共模信號分量是比差分信號分量達2 倍以上。

94、 如果之間沒有耦合,差分對的差分阻抗是其中任意一個單端線阻抗的2倍。

95、 一對50 歐姆微帶線,只要其中一跟線的電壓維持在高或低不變,則另一跟線的單端特性阻抗就與鄰近線的距離完全無關。

96、 在緊耦合差分微帶線中,與線寬等於線間距時的耦合相比,線條離得很遠而沒有耦合時,差分特性阻抗僅會降低10%左右。

97、 對於寬邊耦合差分對,線條間的距離應至少比線寬大,這麼做的目的是為了獲得可高達100 歐姆的查分阻抗。

98、 FCC的B級要求是,在100MHZ 時,3M遠處的遠場強度要小於150UV/M.

99、 鄰近的單端攻擊次線在強耦合差分對上產生的差分信號串擾比弱耦合差分對上的少30%。

100、 鄰近的單端攻擊次線在強耦合差分對上產生的共模信號串擾比弱耦合差分對上的多30%。

Eric Bogatin,於1976年獲麻省理工大學物理學士學位,並於1980年獲亞利桑那大學物理碩士和博士學位。目前是GigaTest實驗室的首席技術主管。多年來,他在信號完整性領域,包括基本原理、測量技術和分析工具等方面舉辦過許多短期課程,培訓過4000多工程師,在信號完整性、互連設計、封裝技術等領域已經發表了100多篇技術論文、專欄文章和專著。

相關焦點

  • 國際大師總結:信號完整性100條經驗法則
    隨著現代數字電子系統突破1 GHz的壁壘,PCB板級設計和IC封裝設計必須都要考慮到信號完整性和電氣性能問題。 凡是介入物理設計的人都可能會影響產品的性能。所有的設計師都應該了解設計如何影響信號完整性,至少能夠和信號完整性專業的工程師進行技術上的溝通。 當快速地得到粗略的結果比以後得到精確的結果更重要時,我們就使用經驗法則。
  • 工程師總結的估計信號完整性效應的經驗法則
    經驗法則只是一種大概的近似估算,它的設計目的是以最小的工作量,以知覺為基礎找到一個快速的答案。經驗法則是估算的出發點,它可以幫助我們區分5或50,而且它能幫助我們在設計的早期階段就對設計有較好的整體規劃。
  • 經驗分享|信號完整性 常用的三種測試方法
    經驗分享|信號完整性 常用的三種測試方法 , 主要的一些手段有波形測試、眼圖測試、抖動測試 等 , 目前應用比較廣泛的信號完整性測試手段應該是波形測試,即——使用示波器測試波形幅度、邊沿和毛刺等,通過測試波形的參數,可以看出幅度、邊沿時間等是否滿足器件接口電平的要求,有沒有存在信號毛刺等。
  • 經驗法則:如何計算高速信號的帶寬?
    在時域中,波形有時會非常複雜,本文的目的是總結出一個經驗規則,找到簡單的方法計算高速信號的帶寬。當然,經驗法則的價值在於幫助校正我們的直覺,並迅速得到一個粗略的答案,它不可直接用於設計。  眾所周知,不歸零編碼是轉換效率最高的數據編碼方式,編碼完成後是10101010的數據流,看起來像一個時鐘,。如圖1所示的例子。
  • 信號完整性:信號振鈴是怎麼產生的
    信號的反射可能會引起振鈴現象,一個典型的信號振鈴如圖1所示。            那麼信號振鈴是怎麼產生的呢?  前面講過,如果信號傳輸過程中感受到阻抗的變化,就會發生信號的反射。這個信號可能是驅動端發出的信號,也可能是遠端反射回來的反射信號。
  • 信號完整性理論之差分訊號
    [40],其可以用兩條線上的平均電 壓來表示,定義為: 在上面的式子中,Vcom—共模信號。理想狀態,共模信號被認為是沒有變化的。共模信號由於不帶有信息,所以不影響信號完整性和系統性能。所以接收端要想準確的接收差分信號,必須要有共模抑制的功能。除此之外,在一定條件下,差分傳輸的抗幹擾能力好於單端信號,差分和共模信號分量都是屬於高速信號,如下圖所示,差分信號在-0.25 到 +0.25 之間。
  • 什麼是信號完整性?
    反射在上文中提到了因阻抗不匹配而引起信號反射,為了解釋信號反射我們可以用光在不同介質中傳播來形象的介紹,光從空氣射向水面或者玻璃時,有一部分光被反射,另一部分光會折射進入另一種介質,如下圖:同樣的,信號也一樣,如果傳輸線的阻抗不一致,在阻抗跳變的地方,一部分能量繼續傳輸,一部分能量會被反射回去,如下圖:
  • 解析布線技巧提高嵌入式系統PCB的信號完整性
    在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統的發展,採用的電路基本上都是高頻電路,由於時鐘頻率的提高,信號上升沿也變短,印製電路對經過信號產生的容抗和感抗將遠遠大於印製電路本身的電阻,嚴重影響信號的完整性。對於嵌入式系統,當時鐘頻率超過100 MHz或上升沿小於1 ns時,信號完整性效應就變得重要了。
  • 信號完整性中信號上升時間與帶寬研究
    本文引用地址:http://www.eepw.com.cn/article/178170.htm  對於數字電路,輸出的通常是方波信號。方波的上升邊沿非常陡峭,根據傅立葉分析,任何信號都可以分解成一系列不同頻率的正弦信號,方波中包含了非常豐富的頻譜成分。
  • 利用眼圖解決USB在布線中的信號完整性問題
    但在實際生產設計中,由於USB的傳輸速率較高,而系統中電路板上元器件的分布、高速傳輸布局布線等各類參數,引起高速信號的完整性缺陷的,所以由PCB設計所引起的信號完整性問題是高速數字PCB(印製電路板)生產設計者必須關心的問題。
  • 基於信號完整性理論的PCB仿真設計與分析研究
    在基於信號完整性計算機分析的 PCB設計方法中,最為核心的部分就是PCB板級信號完整性模型的建立,這是與傳統的設計方法的主要區別之處。SI模型的準確性將決定設計的正確性,而 SI模型的可建立性則決定了這種設計方法的可行性。
  • PCB設計\"信號完整性\"名詞解釋
    1、什麼是信號完整性(Singnal Integrity)?本文引用地址:http://www.eepw.com.cn/article/201809/388484.htm信號完整性(Singnal Integrity)是指一個信號在電路中產生正確的相應的能力。
  • 分享| 信號完整性的重要性及關鍵問題
    作者:安森美半導體現場應用工程首席工程師 Majid Dadafshar 信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。
  • 高速電路設計和信號完整性分析
    為了解決這個問題,在設計高速電路時必須進行信號完整性分析,採用虛擬樣板對系統進行透徹仿真,精確分析電路的布局布線對信號完整性的影響,並以此來指導電路的設計。這樣,以往很多在調試時才能發現的問題,在設計期間就可以解決,極大地提高了設計成功率,縮短了設計周期。 要對信號進行完整性分析,首先要建立精確的器件模型。
  • 電源完整性/EMC/EMI以及熱分析
    熱點:從信號完整性向電源完整性轉移 談到高速設計,人們首先想到的就是信號完整性問題。信號完整性主要是指信號在信號線上傳輸的質量,當電路中信號能以要求的時序、持續時間和電壓幅度到達接收晶片管腳時,該電路就有很好的信號完整性。當信號不能正常響應或者信號質量不能使系統長期穩定工作時,就出現了信號完整性問題,信號完整性主要表現在延遲、反射、串擾、時序、振蕩等幾個方面。
  • 信號完整性系列之「術語解釋」
    信號完整性Signal Integrity(SI):高速產品設計中由互連線引起的所有問題
  • 高速PCB信號完整性搞不定?不妨試試讓高速信號跳過PCB走線
    許多這些問題是因為PCB走線、過孔和連接器中發生損耗引起的信號完整性下降而造成的。雖然信號完整性問題的解決方案有很多,但每種方案都有其自身的缺點。解決這些問題的一種應對措施是使用線纜配件取代PCB走線。o7yednc問題是這樣的。伺服器和交換機中使用的電路板通常都很大,它們的一端一般用「開箱即用的」I/O銅線或光纖,另一端是背板連線。
  • PCB行業術語和定義——信號完整性(SI)
    信號完整性(SI)信號完整性(英語:Signal Integrality, SI)是指信號在傳輸路徑上的質量。在數字電路中,一串二進位的信號流是通過電壓(或電流)的波形來表示。然而,自然界的信號實際上都是模擬的,而非數字的,所有的信號都受噪音、扭曲和損失影響。信號完整性考慮的問題主要有振鈴(ringing)、串擾(crosstalk)、接地反彈、扭曲(skew)、信號損失和電源供應中的噪音。
  • 高速數據速率系統的信號完整性基礎知識
    摘要信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。信號完整性涉及數位訊號波形的質量下降和時序誤差,因為信號從發射器傳輸到接收器會通過封裝結構、PCB走線、通孔、柔性電纜和連接器等互連路徑。
  • 信號完整性計算和器件的特性阻抗研究
    在您努力想要穩定板上的各種信號時,信號完整性問題會帶來一些麻煩。IBIS 模型是解決這些問題的一種簡單方法。您可以利用 IBIS 模型提取出一些重要的變量,用於進行信號完整性計算和尋找 PCB 設計的解決方案。