利用眼圖解決USB在布線中的信號完整性問題

2021-01-15 電子產品世界
通用串行總線USB (Universal Serial Bus)協議從1.0版本發展到現在,由於數據傳輸速度快,接口方便,支持熱插拔等優點使USB設備被越來越多人使用,目前,市場上以USB2.0為接口的產品越來越多,而繪製符合要求的PCB板在USB設備應用中起重要作用。但在實際生產設計中,由於USB的傳輸速率較高,而系統中電路板上元器件的分布、高速傳輸布局布線等各類參數,引起高速信號的完整性缺陷的,所以由PCB設計所引起的信號完整性問題是高速數字PCB(印製電路板)生產設計者必須關心的問題。本文通過Mentor信號完整性工具「Hyperlynx」 進行仿真分析,總結了一套高速電路設計提供布局布線的分析方法,串行總線以及其它高速電路的布線設計提供了理論依據。

1 通用串行總線

本文引用地址:http://www.eepw.com.cn/article/201612/326314.htm

通用串行總線(USB)技術是為了彌補傳統微機外部總線的不足而設計的,隨著應用的擴展,USB的傳輸速率不斷提高,USB2.0傳輸速度為高速480Mb/s。

對於USB信號的傳輸,信號完整性是核心指標。USB總線應用差分信號傳輸數據,在傳輸過程採用NRZI編碼。在上位機與USB設備的交互中,根據數據傳輸雙工或半雙工的狀態不同,工作於差分態、靜止態和單終端三種狀態,其相應的電壓或電壓差也有所不同,傳輸協議以此判斷設備速率和信號數據。

在高速系統中,差分線上高速信號的壓制檢測閾值、斷開檢測閾值和共模電壓也都有一定的範圍要求,如表1所示。其中,共模電壓典型值為200mV,另外,其差分輸入信號電平必須滿足高速接收眼圖的要求。

2 信號完整性分析

2.1 傳輸線基礎

USB總線採用差分方式傳輸信號,兩條傳輸線分別由不同的驅動器來驅動,其中一條用來傳輸本身的信號,另一條用來傳輸相應的互補信號,接收端信號為兩者的電位差,用以識別傳輸線上包含的信息,從理論上來講,兩條任意的傳輸線都可以用來實現差分對。

傳輸線內的信號在傳輸過程中,將即時信號外加電壓與內通電流的比值稱為信號的瞬態阻抗。當傳輸線沿途的瞬態阻抗為恆定值時,這個值就被稱為傳輸線的特性阻抗,表達式為:

高頻頻率範圍內,R和G對特性阻抗的影響很小,這種情況下,傳輸線的特性阻抗為一個實數,公式被簡化為:

此時的傳播速度則為:

特性阻抗是阻抗匹配的一個重要參數。阻抗匹配關係到信號完整性問題,如反射、振鈴等參量的控制。差分對匹配一般採用兩種方式:π型和T型。

2.2 高速USB信號的眼圖

眼圖就是由多個周期的數位訊號波形疊加而形成的圖形,形狀與眼睛類似,因此被稱為眼圖。數位訊號的眼圖能清楚反映互連設計是否導致不能容忍的誤碼率。在高速串行應用中,通行的做法是採用眼圖驗證串行鏈路是否滿足系統的性能要求的。

對於高速USB信號的發送和接收,USB使用眼圖來描述其各個位在傳輸時所需的電壓幅值和時間安排。圖1展示了高速USB系統的幾個眼圖測試點。其中,TP1和TP4對應USB接口晶片的相應管腳(D+和D-),它們分別被焊接在集線器和USB設備的電路板上;TP2對應A型連接器的D+和D-管腳;TP3對應B型連接器的D+和D-管腳(對於束縛電纜,其也可能是直接連接在電路板上)。

USB定義了6種眼圖模板,其中定義在集線器TP2點或在USB設備(使用非束縛電纜)TP3點處的眼圖模板,表示接收高速USB信號時所需的電壓分辨力,如圖2所示。

3 信號完整性(SI)仿真

利用LineSim搭建USB2.0仿真原理圖,如圖3所示,其中包括主機控制器和外圍設備控制器,設置了從主機到外圍設備使用最大允許傳播延遲,模擬一個28AWG帶狀電纜和5米的USB電纜,以及外圍設備的布線。

仿真得出差分信號的波形以及USB2.0接收端的眼圖,如圖4、圖5所示。其圖中弱的信號質量是由於帶狀線的阻抗不連續產生,因此,將模型結構中帶狀線的差分阻抗變化範圍為115 ohms~92ohms。調整之後差分信號波形如圖6所示,眼圖如圖7所示。

由上圖可以看出,經過調整帶狀線的特徵阻抗,差分信號波形有了明顯的改變,信號完整性問題得到了改善,眼圖寬度和高度均有增大,平均上升時間、平均下降時間均減小,平均下降速率和上升速率即斜率均增大,但是就其仿真來看,所得到的結果仍和理想的結果有一段距離,繼續改善模型結構圖中其他相應模塊的參數,最終仿真得出了滿足USB2.0規範的眼圖和差分信號,如圖8和9所示。

仿真數據結果為:

Peak-to-Peak Voltage:1.58V

Positive Overshoot: 229.4 mV;NegativeOvershoot: 198.2 mV

Avg fall time: 969.697ps;Avg rise time:960.398ps

Avg fall slew rate: 0.716 V/ns;Avg rise slewrate: 0.723 V/ns

Eye Width: 1.804ns;High level: 565.2mV;Low level: -592.2 mV

Eye Height: 862.6mV;High level: 565.2 mV;Low level: -592.2 mV

通過以上仿真過程及結果得出:眼圖的各項數據可以體現信號分析的性能指標。最主要的是通過眼的寬度、眼的高度、平均上升時間、下降時間、平均上升速率和下降速率(即斜率)這些指標能夠體現信號的優劣程度。

4 結論

眼圖作為數字設計的參考依據,圖中的眼寬、眼高、過衝、單位間隔和門限交叉抖動為重要參數依據。峰-峰值抖動=門限交叉抖動/單位間隔×100%。為了使接收器能夠正確地採樣數據,眼圖必須滿足一定的高度和寬度,其具體參數由器件的特性決定,根據眼圖,可以知道實際情況是否滿足系統設計。

特性阻抗通常由PCB的層疊結構和PCB走線寬度/間距決定的,首先明確好需要實現的信號的特性阻抗,確定關鍵信號的走線寬度/間距,選擇好板材的層疊結構,通常微帶線線寬、走線的銅皮厚度、微帶線到最近參考平面的距離以及PCB板材料的介電常數共同影響其特性阻抗,而影響差分線阻抗的主要參數為微帶線阻抗和兩根微帶線的線間距。當兩根微帶線的線間距增加時,差分線的耦合效應減弱,差分阻抗增大;線間距減少時,差分線的耦合效應增強,差分阻抗減小。這在實際布線中的到了驗證,本文總結的USB電路布線設計方法可以為高速電路設計布局布線的分析方法,串行總線以及其它高速電路的布線設計提供理論依據。

相關焦點

  • 解析布線技巧提高嵌入式系統PCB的信號完整性
    但是隨著嵌入式系統的發展,採用的電路基本上都是高頻電路,由於時鐘頻率的提高,信號上升沿也變短,印製電路對經過信號產生的容抗和感抗將遠遠大於印製電路本身的電阻,嚴重影響信號的完整性。對於嵌入式系統,當時鐘頻率超過100 MHz或上升沿小於1 ns時,信號完整性效應就變得重要了。
  • 經驗分享|信號完整性 常用的三種測試方法
    、眼圖測試、抖動測試 等 , 目前應用比較廣泛的信號完整性測試手段應該是波形測試,即——使用示波器測試波形幅度、邊沿和毛刺等,通過測試波形的參數,可以看出幅度、邊沿時間等是否滿足器件接口電平的要求,有沒有存在信號毛刺等。
  • 基於信號完整性理論的PCB仿真設計與分析研究
    在基於信號完整性計算機分析的 PCB設計方法中,最為核心的部分就是PCB板級信號完整性模型的建立,這是與傳統的設計方法的主要區別之處。SI模型的準確性將決定設計的正確性,而 SI模型的可建立性則決定了這種設計方法的可行性。
  • 分享| 信號完整性的重要性及關鍵問題
    本文將概述高速數據速率系統的信號完整性基礎知識和集膚效應、阻抗匹配、特性阻抗、反射等關鍵問題。隨著矽節點採用10nm、7nm甚至5nm工藝,這可以在給定的晶片尺寸下實現高集成度並增加功能。在移動應用中,趨勢是更高的頻率和更高的數據速率,並降低工作核心電壓如0.9v、0.8V、0.56V甚至更低以優化功耗。
  • 高速電路設計和信號完整性分析
    為了解決這個問題,在設計高速電路時必須進行信號完整性分析,採用虛擬樣板對系統進行透徹仿真,精確分析電路的布局布線對信號完整性的影響,並以此來指導電路的設計。這樣,以往很多在調試時才能發現的問題,在設計期間就可以解決,極大地提高了設計成功率,縮短了設計周期。 要對信號進行完整性分析,首先要建立精確的器件模型。
  • 示波器沒有眼圖分析軟體觀察眼圖的設置方法
    眼圖是一系列數位訊號在示波器上累積而顯示的圖形,它包含了豐富的信息,從眼圖上可以觀察出碼間串擾和噪聲的影響,體現了數位訊號整體的特徵,從而估計系統優劣程度,因而眼圖分析是高速互連繫統信號完整性分析的核心。
  • SPARQ系列述評之二 ――信號完整性問題與S參數的關
    S參數模型貫穿於整個信號完整性分析過程,它是一切信號完整性問題的心臟。種各樣的信號完整性問題。概括來說,信號完整性問題主要表現為兩個方面,一是信號質量問題;二是時序問題(主要是建立時間和保持時間)。二、如何解決信號完整性問題當前信號完整性工程師面對信號完整性問題主要有兩個方法
  • SPARQ系列述評之二 ――信號完整性問題與S參數的關係
    S參數模型貫穿於整個信號完整性分析過程,它是一切信號完整性問題的心臟。種各樣的信號完整性問題。概括來說,信號完整性問題主要表現為兩個方面,一是信號質量問題;二是時序問題(主要是建立時間和保持時間)。二、如何解決信號完整性問題當前信號完整性工程師面對信號完整性問題主要有兩個方法
  • PCB設計\"信號完整性\"名詞解釋
    1、什麼是信號完整性(Singnal Integrity)?本文引用地址:http://www.eepw.com.cn/article/201809/388484.htm信號完整性(Singnal Integrity)是指一個信號在電路中產生正確的相應的能力。
  • 述評SPARQ系列網絡分析儀之二:信號完整性問題與S參數關係
    信號 完整性仿真是指使用仿真軟體將晶片、信號傳輸鏈路的模型連接到一起,進行初步的信號質量的預測,信號完整性仿真中一個最為重要的模型是S參數模型,它常被 用來模擬傳輸線、過孔、接插件等的模型,在仿真之初S參數常常是通過電磁場仿真軟體等仿真的方法獲得,然後再用相應的測試儀器如TDR、VNA以及力科新推出的新型專用於信號完整性領域的信號完整性網絡分析儀
  • 電源完整性/EMC/EMI以及熱分析
    熱點:從信號完整性向電源完整性轉移 談到高速設計,人們首先想到的就是信號完整性問題。信號完整性主要是指信號在信號線上傳輸的質量,當電路中信號能以要求的時序、持續時間和電壓幅度到達接收晶片管腳時,該電路就有很好的信號完整性。當信號不能正常響應或者信號質量不能使系統長期穩定工作時,就出現了信號完整性問題,信號完整性主要表現在延遲、反射、串擾、時序、振蕩等幾個方面。
  • 高性能PCB的SI/PI/EMC設計是工程中必須解決的問題
    (SI)問題、電源完整性(PI)問題以及電磁兼容(EMC/EMI)問題已經成為設計工程當中必須解決的核心問題。場工具幫助互連繫統的計者精確地提取並建立互連繫統的3D全波模型,隨後在仿真平臺Ansoft DesignerSI中進行系統驗證,提取串擾、眼圖、誤碼率等時域、頻域信息,用於信號完整性/電源完整性及EMC/EMI設計與仿真。
  • 如何解決模擬量信號在遠距離傳輸中信號衰減及布線不方便的問題
    導讀 通過在模擬量有線環境監測系統中我們會配置使用模擬量無線電轉換器,從而達到代替線纜進行模擬量信號遠距離傳輸的目的。
  • 高速PCB信號完整性搞不定?不妨試試讓高速信號跳過PCB走線
    每次串行數據速率提高,其都會暴露出掩蓋在低速下的問題。許多這些問題是因為PCB走線、過孔和連接器中發生損耗引起的信號完整性下降而造成的。雖然信號完整性問題的解決方案有很多,但每種方案都有其自身的缺點。解決這些問題的一種應對措施是使用線纜配件取代PCB走線。o7yednc問題是這樣的。
  • 信號完整性需要重視的幾大關鍵問題
    信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。信號完整性涉及數位訊號波形的質量下降和時序誤差,因為信號從發射器傳輸到接收器會通過封裝結構、PCB走線、通孔、柔性電纜和連接器等互連路徑。
  • 如何利用模擬開關實現雙相機的總線共享
    當處於HS模式時,差分信號的振幅和邊緣速率也出現下降,因此致使眼圖關閉。如果兩個RTB中有一個關斷或未端接,這種下降還會更嚴重,使眼圖進一步關閉。 如何解決這一問題呢?解決方案是增加一個模擬開關。 在插入模擬開關時,關鍵的影響因素仍然是入射波響應,因為開關可被視為一個不連續點。必需對開關的RC特性進行優化,以儘量減少反射,減小邊緣速率下降的幅度,從而提高「眼圖」性能。
  • 用創新的技術偵測及找出混合信號設計中的問題
    圖1a顯示了利用MSO8104A示波器的狀態觸發能力,在總線信號處理權交還給CPU後,第一次開始尋址那一時刻的結果。由圖中可以看出與時鐘信號有關的一個異常的電壓跌落,這是因相鄰地址線的電容耦合所造成的。
  • 信號完整性100條經驗法則
    隨著現代數字電子系統突破1 GHz的壁壘,PCB板級設計和IC封裝設計必須都要考慮到信號完整性和電氣性能問題。 凡是介入物理設計的人都可能會影響產品的性能。所有的設計師都應該了解設計如何影響信號完整性,至少能夠和信號完整性專業的工程師進行技術上的溝通。 當快速地得到粗略的結果比以後得到精確的結果更重要時,我們就使用經驗法則。
  • 預加重和均衡技術在高速背板設計中的應用
    對高速背板要求有高等級的信號完整性及更高的系統吞吐量。高速背板設計考慮  隨著數據速率超出1Gbps水平,設計人員必須解決其背板系統設計中的新問題。這些背板的信號完整性受趨膚效應、介電損耗、串擾引起的更大噪聲以及符號間幹擾(ISI)等因素的影響。
  • 完美解決家庭網絡布線難,WIFI信號差的難題
    電力貓 網絡配圖如今網絡時代,沒有網絡我們真的活不下去,但是有沒有遇到下面的難題:家裡房間多,隔牆多,牆內沒有預埋網線,或者樓上樓下,無線WIFI信號差,或者沒信號,如果拉一條網線過去,實在是影響美觀又礙事