信號完整性計算和器件的特性阻抗研究

2020-11-25 電子產品世界

在您努力想要穩定板上的各種信號時，信號完整性問題會帶來一些麻煩。IBIS 模型是解決這些問題的一種簡單方法。您可以利用 IBIS 模型提取出一些重要的變量，用於進行信號完整性計算和尋找 PCB 設計的解決方案。您從 IBIS 模型提取的各種值是信號完整性設計計算不可或缺的組成部分。

　　當您在您的系統中處理傳輸線路匹配問題時，您需要了解集成電路和PCB線路的電阻抗和特性。圖 1 顯示了一條單端傳輸線路的結構圖。

　　

　　圖 1 連接發射器、傳輸線路和接收器組件的單端傳輸線路

　　就傳輸線路而言，我們可以從 IC IBIS 模型提取IC的發射器輸出阻抗 (ZT, Ω)和接收器輸入阻抗(ZR, Ω)。許多時候，IC 廠商產品說明書中並沒有說明這些集成電路 (IC) 規範，但是您可以通過IBIS模型獲得所有這些值。

　　您可以用下面四個參數定義傳輸線路：特性阻抗(Z0, Ω)、板傳播延遲(D, ps/in)、線路傳播延遲(tD，秒)和線跡長度(LENGTH，英寸)。一般而言，FR-4 電路板的 Z0 範圍為 50Ω到75Ω，而 D 的範圍為 140 ps/in 到 180 ps/in。Z0 和D 的實際值取決於實際傳輸線路的材料和物理尺寸(《參考文獻 1》)。特定電路板上的線路延遲(tD)等於傳播延遲(D)乘以您所使用線跡的長度(LENGTH)。所有板的計算方法均為：

　　D = 1012 Ö (CTR * LTR) or

　　D = 85 ps/in * Ö (er)

　　Z0 = Ö(LTR/CTR)

　　tD = D * LENGTH

　　使用 FR-4 板時，合理的帶狀線傳播延遲為 178 ps/ 英寸，特性阻抗為 50Ω。

　　用於信號完整性評估的發射器規格為輸出阻抗 (ZT)。確定輸出阻抗時，IBIS 模型中的 [Pin] 區提供每個引腳的電阻、電感和電容寄生值。之後，您可以將封裝電容與各個緩衝器的電容值(C_comp)放在一起，以便於更清楚地了解。

　　正如 [Pin] 關鍵字上面的 [Component]、[Manufacturer] 和 [Package] 描述的那樣，[Pin] 關鍵字與具體的封裝有關。您會在[Pin]關鍵字表中找到封裝電容和電感，因為它與引腳有關。例如，在ads129x.ibs模型中(《參考文獻 2》)，圖 2 表明了在哪裡可以找到引腳 5E(PBGA，64 引腳封裝)信號 GPIO4 的 L_pin 值和 C_pin 值。

　　

圖 2 包括 C_pin 值在內的 ads1296zxg 封裝的封裝列表

　　該信號和封裝的 L_pin(引腳電感)和 C_pin(引腳電容)分別為 1.489 Nh 和　0.28001 pF。

　　第二個重要的電容值是 [Model] 關鍵字下面的 C_comp 值。正如您在 IBIS 模型中找到正確的模型一樣，您也會找到一份 C_comp 值的列表。圖 3 顯示了 DIO_33模型中 C_comp 的一個例子(《參考文獻 2》)。

　　

　　圖 3 ads129x.ibs 中，其為 Model DIO_33 及其相關 C_comp 值的列表。

　　在圖 3 的聲明中，「|」符號表示一段注釋。該聲明中的有效 C_comp(《參考文獻 3》)列表為：

　　| typ min max

　　| (nom PVT) (Fast PVT) (slow PVT)

　　C_comp 3.0727220e-12 2.3187130e-12 3.8529520e-12

　　通過該列表，PCB 設計人員可以在三個值之中做出選擇。在 PCB 傳輸線路設計階段，3.072722 Pf 的典型值是正確的選擇。

　　IBIS 模型為 PCB 設計人員提供了一些線索，讓他們可以在轉到樣機設計以前進行板模擬。如果您知道了查找的方法，IBIS 模型就可以為您提供所有引腳的特性阻抗和電容。評估工作的下一步是確定每個緩衝器的輸入/輸出電阻，我們將在下次為您介紹。

相關焦點

  • 高速電路設計和信號完整性分析
    以前在電路仿真時普遍採用SPICE模型，它是建立在電路基本元器件（如電晶體、電阻、電容等）的工作機理和物理細節之上的，可以精確地在電路器件一級仿真系統的工作特性，驗證系統的邏輯功能，因此在集成電路設計中得到了廣泛的應用。因為它能夠精確計算出系統的靜態和動態等各種工作特性， 所以也可以用來進行系統級的信號完整性分析。
  • 基於信號完整性理論的PCB仿真設計與分析研究
    引言本文引用地址：http://www.eepw.com.cn/article/78635.htm　　目前，國內外有關信號完整性(signal integrity，SI)工程和研究還是一門尚未成熟的學科，其分析方法和實踐都沒有很好地完善，還處於不斷的探索階段。
  • 為了信號完整性,如何控制PCB的控制走線阻抗?
    沒有阻抗控制的話，將引發相當大的信號反射和信號失真，導致設計失敗。常見的信號，如PCI總線、PCI-E總線、USB、乙太網、DDR內存、LVDS信號等，均需要進行阻抗控制。阻抗控制最終需要通過PCB設計實現，對PCB板工藝也提出更高要求，經過與PCB廠的溝通，並結合EDA軟體的使用，按照信號完整性要求去控制走線的阻抗。本文引用地址：http://www.eepw.com.cn/article/201807/389726.htm　　不同的走線方式都是可以通過計算得到對應的阻抗值。
  • EDA365:通孔的阻抗控制對PCB信號完整性會觸發什麼樣的影響?
    在低頻情況下，過孔不會影響信號傳輸。但是，隨著頻率的升高（高於1 GHz）和信號的上升沿變得陡峭（最多1ns），過孔不能簡單地視為電連接的函數，而是必須仔細考慮過孔對信號完整性的影響。通孔表現為傳輸線上阻抗不連續的斷點，導致信號反射。 然而，通孔帶來的問題更多地集中在寄生電容和寄生電感上。
  • CAN網絡的特性阻抗及終端阻抗
    關於這跟線下面的問題來討論，另外要說明的是在CAN網絡裡的設備，即CAN收發器，這種器件的輸出阻抗很低，輸入阻抗是比較高的，可以見TJA1050的框圖，也就是說在傳輸線上120歐姆的特性阻抗傳輸的信號突然到了一個阻抗很高的地方，可以理解為斷路，這樣會產生很高的信號反射，影響CAN收發器對電平的採樣，造成信息的誤讀。
  • 分享| 信號完整性的重要性及關鍵問題
    本文將概述高速數據速率系統的信號完整性基礎知識和集膚效應、阻抗匹配、特性阻抗、反射等關鍵問題。隨著矽節點採用10nm、7nm甚至5nm工藝，這可以在給定的晶片尺寸下實現高集成度並增加功能。在移動應用中，趨勢是更高的頻率和更高的數據速率，並降低工作核心電壓如0.9v、0.8V、0.56V甚至更低以優化功耗。
  • 什麼是信號完整性?
    而過分的下衝，能夠引起假的時鐘或數據的錯誤，這樣可能會給器件帶來潛在的累積性傷害，縮短其工作壽命，從而影響產品的長期穩定性。一般信號的發送端的阻抗較低，信號接收端的阻抗較高，如果發送端的與接收端的阻抗不匹配，發送的信號會在發送端和接收端之間來回反射，從而導致信號的反射出現過衝和下衝。解決過衝的一般方法是匹配，或叫端接( Termination)。
  • 利用眼圖解決USB在布線中的信號完整性問題
    但在實際生產設計中，由於USB的傳輸速率較高，而系統中電路板上元器件的分布、高速傳輸布局布線等各類參數，引起高速信號的完整性缺陷的，所以由PCB設計所引起的信號完整性問題是高速數字PCB(印製電路板)生產設計者必須關心的問題。
  • 解析布線技巧提高嵌入式系統PCB的信號完整性
    由於互連線不曾影響系統性能，所以互連線的電氣特性並不重要。在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統的發展，採用的電路基本上都是高頻電路，由於時鐘頻率的提高，信號上升沿也變短，印製電路對經過信號產生的容抗和感抗將遠遠大於印製電路本身的電阻，嚴重影響信號的完整性。對於嵌入式系統，當時鐘頻率超過100 MHz或上升沿小於1 ns時，信號完整性效應就變得重要了。
  • 高速數據速率系統的信號完整性基礎知識
    當今的高速總線設計如LpDDR4x、USB 3.2 Gen1/2 (5Gbps/10Gbps)、USB3.2x2 (2x10Gbps)、PCIe和即將到來的USB4.0 (2x20Gbps) 在高頻數據從發送器流向接收器時會發生信號衰減。本文將概述高速數據速率系統的信號完整性基礎知識和集膚效應、阻抗匹配、特性阻抗、反射等關鍵問題。
  • AppCAD計算天線信號線特性阻抗
    GPS接收機設計時，天線信號線的特性阻抗要求在50歐姆，以實現與天線的阻抗匹配，若人工去計算，計算較繁瑣，較容易出錯，所以有很我公司推出了計算高頻設計時計算特性阻抗
  • 信號完整性:信號振鈴是怎麼產生的
    信號的反射可能會引起振鈴現象，一個典型的信號振鈴如圖1所示。　　　　　　　　　　　　那麼信號振鈴是怎麼產生的呢?　　前面講過，如果信號傳輸過程中感受到阻抗的變化，就會發生信號的反射。這個信號可能是驅動端發出的信號，也可能是遠端反射回來的反射信號。
  • 信號完整性需要重視的幾大關鍵問題
    信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。信號完整性涉及數位訊號波形的質量下降和時序誤差，因為信號從發射器傳輸到接收器會通過封裝結構、PCB走線、通孔、柔性電纜和連接器等互連路徑。
  • 基於MATLAB的負阻抗變換器的特性及應用的研究
    摘要：採用實驗的方法研究負阻抗變換器的特性及其應用，存在數據處理量大、特性曲線繪製困難等問題，設計出基於MATLAB的仿真實驗方案。
  • 阻抗怎麼計算?
    注意，此特性阻抗和波阻抗的概念上的差異（具體查看平面波的波阻抗定義）　　Ok，理解特性阻抗理論上是怎麼回事情，看看實際上的意義，當電壓電流在傳輸線傳播的時候，如果特性阻抗不一致所求出的電報方程的解不一致，就造成所謂 的反射現象等等。在信號完整性領域裡，比如反射，串擾，電源平面切割等問題都可以歸類為阻抗不連續問題，因此匹配的重要性在此展現出來。
  • 關於接地電阻阻抗特性的研究
    若僅依靠小接地電阻值來解決信息化系統及高精度設備接地難題是不現實的，尤其處於環境複雜多變的機動信息系統及設備，根本無法完成很低的接地電阻，本文通過研究接地電阻阻抗特性和適用範圍，同時為提高施工設計容錯率和降低故障率，對信息系統及有關設備的高阻抗接地的可行性進行分析和建議。
  • 信號完整性系列之「術語解釋」
    電源完整性Power Integrity（PI）：確保電源Source端及Sink端的電壓及電流符合需求。傳輸延遲Propagation Delay：指信號在傳輸線上的傳播延時，與線長和信號傳播速度有關。反射Reflection：指由於阻抗不匹配而造成的信號能量的不完全吸收，有一部分被反射回來了。
  • PCB行業術語和定義——信號完整性(SI)
    信號完整性（SI）信號完整性（英語：Signal Integrality, SI）是指信號在傳輸路徑上的質量。在數字電路中，一串二進位的信號流是通過電壓（或電流）的波形來表示。然而，自然界的信號實際上都是模擬的，而非數字的，所有的信號都受噪音、扭曲和損失影響。信號完整性考慮的問題主要有振鈴（ringing）、串擾（crosstalk）、接地反彈、扭曲(skew)、信號損失和電源供應中的噪音。
  • PCB設計\"信號完整性\"名詞解釋
    信號具有良好的信號完整性(Singnal Integrity)是指當在需要的時候，具有所必須達到的電壓電平數值。主要的信號完整性問題包括反射、振蕩、地彈、串擾等。振鈴和地彈都屬於信號完整性問題中單信號線的現象(伴有地平面迴路)，串擾則是由同一PCB板上的兩條信號線與地平面引起的，故也稱為三線系統。串擾是兩條信號線之間的耦合，信號線之間的互感和互容引起線上的噪聲。容性耦合引發耦合電流，而感性耦合引發耦合電壓。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。3、什麼是電磁兼容(EMI)?
  • 脈衝信號長線傳輸的傳輸特性及原理解析
    隨著脈衝信號頻率的越來越高及信號跳變沿（上升沿和下降沿）的越來越短，對脈衝信號傳輸完整性的分析就變的越來越重要。如何保證脈衝信號傳輸的完整性，減少信號在傳輸過程中產生的反射和失真，已成為當前高速電路設計中不可忽視的問題。 對脈衝信號傳輸幾十米或者上百米距離的情況，根據高速電路設計理論引入了長線傳輸的概念，並對脈衝信號的傳輸特性進行了分析。