信號完整性中信號上升時間與帶寬研究

2020-11-26 電子產品世界

本文就談談一個基礎概念:信號上升時間信號帶寬的關係。

本文引用地址:http://www.eepw.com.cn/article/178170.htm

  對於數字電路,輸出的通常是方波信號。方波的上升邊沿非常陡峭,根據傅立葉分析,任何信號都可以分解成一系列不同頻率的正弦信號,方波中包含了非常豐富的頻譜成分。

  拋開枯燥的理論分析,我們用實驗來直觀的分析方波中的頻率成分,看看不同頻率的正弦信號是如何疊加成為方波的。首先我們把一個1.65v的直流和一個100MHz的正弦波形疊加,得到一個直流偏置為1.65v的單頻正弦波。我們給這一信號疊加整數倍頻率的正弦信號,也就是通常所說的諧波。3次諧波的頻率為300MHz,5次諧波的頻率為500MHz,以此類推,高次諧波都是100MHz的整數倍。圖1是疊加不同諧波前後的比較,左上角的是直流偏置的100MHz基頻波形,右上角時基頻疊加了3次諧波後的波形,有點類似於方波了。左下角是基頻+3次諧波+5次諧波的波形,右下角是基頻+3次諧波+5次諧波+7次諧波的波形。這裡可以直觀的看到疊加的諧波成分越多,波形就越像方波。

  圖1

  

  因此如果疊加足夠多的諧波,我們就可以近似的合成出方波。圖2是疊加到217次諧波後的波形。已經非常近似方波了,不用關心角上的那些毛刺,那是著名的吉博斯現象,這種仿真必然會有的,但不影響對問題的理解。這裡我們疊加諧波的最高頻率達到了21.7GHz。

  圖2

  

  上面的實驗非常有助於我們理解方波波形的本質特徵,理想的方波信號包含了無窮多的諧波分量,可以說帶寬是無限的。實際中的方波信號與理想方波信號有差距,但有一點是共同的,就是所包含頻率很高的頻譜成分。

  現在我們看看疊加不同頻譜成分對上升沿的影響。圖3是對比顯示。藍色是基頻信號上升邊,綠色是疊加了3次諧波後的波形上升邊沿,紅色是基頻+3次諧波+5次諧波+7次諧波後的上升邊沿,黑色的是一直疊加到217次諧波後的波形上升邊沿。

  圖3

  

  通過這個實驗可以直觀的看到,諧波分量越多,上升沿越陡峭。或從另一個角度說,如果信號的上升邊沿很陡峭,上升時間很短,那該信號的帶寬就很寬。上升時間越短,信號的帶寬越寬。這是一個十分重要的概念,一定要有一個直覺的認識,深深刻在腦子裡,這對你學習信號完整性非常有好處。

  這裡說一下,最終合成的方波,其波形重複頻率就是100MHz。疊加諧波只是改變了信號上升時間。信號上升時間和100MHz這個頻率無關,換成50MHz也是同樣的規律。如果你的電路板輸出數據信號只是幾十MHz,你可能會不在意信號完整性問題。但這時你想想信號由於上升時間很短,頻譜中的那些高頻諧波會有什麼影響?記住一個重要的結論:影響信號完整性的不是波形的重複頻率,而是信號的上升時間。

  


相關焦點

  • 示波器探頭的上升時間和帶寬
    很少有工程師會用100MHZ的示波器去測量200MHZ的數位訊號,但是用它去測量99MHZ的信號又會怎樣呢?帶寬的精確含義到底是什麼呢?它又如何對數位訊號產生影響呢?圖3.1給我們提供了一些線索。圖中的兩個波形是用兩個帶寬相差很大的示波器探頭觀察同一個信號所看到的結果。上面的波形上升很快,而下面的則慢得多。
  • 信號完整性100條經驗法則
    隨著現代數字電子系統突破1 GHz的壁壘,PCB板級設計和IC封裝設計必須都要考慮到信號完整性和電氣性能問題。 凡是介入物理設計的人都可能會影響產品的性能。所有的設計師都應該了解設計如何影響信號完整性,至少能夠和信號完整性專業的工程師進行技術上的溝通。 當快速地得到粗略的結果比以後得到精確的結果更重要時,我們就使用經驗法則。
  • 信號帶寬是什麼?
    「帶寬」這個術語在許多情況下已被濫用。我記得在一次會議上,這個詞被用來指:特定信號的頻率組成、特定電路的頻率響應、區域網的速度,甚至組織的人數。「我們現在沒有足夠的帶寬來處理這些工作。」也許沒人注意到這些,但我發現它很有意思。f53ednc信號帶寬工程師會問「這個信號需要多少帶寬?」
  • 信號帶寬是什麼看了就知道
    圖1顯示了信號通過帶寬有限的系統的情況。如圖所示,系統有足夠的帶寬來傳遞信號且保持不變,這通常是期望的結果。當然,如果信號的頻率組成超過系統的帶寬,則輸出信號質量可能顯著降低。Eric Bogatin在《Rule of Thumb #1:Bandwidth of a signal from its rise time》中解釋了信號的上升時間與其帶寬之間的關係。
  • 反射與信號的上升時間有關係嗎?
    明天上午10點繼續直播ADS信號完整性仿真相關內容,單擊下列連結參與:        【技術直播】我們用信號完整性學習陪你度過這段艱難的時光反射這個概念在上中學時我們就已經學習了,指的是光在不同的界面上產生的一種物理現象。
  • 國際大師總結:信號完整性100條經驗法則
    隨著現代數字電子系統突破1 GHz的壁壘,PCB板級設計和IC封裝設計必須都要考慮到信號完整性和電氣性能問題。 凡是介入物理設計的人都可能會影響產品的性能。所有的設計師都應該了解設計如何影響信號完整性,至少能夠和信號完整性專業的工程師進行技術上的溝通。 當快速地得到粗略的結果比以後得到精確的結果更重要時,我們就使用經驗法則。
  • 高速電路設計信號完整性的一些基本概念
    信號完整性(Signal Integrity):就是指電路系統中信號的質量,如果在要求的時 間內,信號能不失真地從源端傳送到接收端,我們就稱該信號是完整的。 2.傳輸線(Transmission Line):由兩個具有一定長度的導體組成迴路的連接線,我們 稱之為傳輸線,有時也被稱為延遲線。
  • 分享| 信號完整性的重要性及關鍵問題
    此時,我們需要使用集總元件對走線建模,並考慮所有頻率相關元件,包括寄生電容和電感及其對信號衰減的影響。另一種確定在什麼頻率下將互連線視為傳輸線的方法是考慮信號的上升時間(tr)。在大多數納米工藝節點中,高數據速率信號具有急劇的上升/下降時間,這要求將通道或任何互連視為傳輸線。當這些信號通過信道傳播時,其帶寬和傳輸受給定的信號上升時間控制。
  • 解析布線技巧提高嵌入式系統PCB的信號完整性
    在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統的發展,採用的電路基本上都是高頻電路,由於時鐘頻率的提高,信號上升沿也變短,印製電路對經過信號產生的容抗和感抗將遠遠大於印製電路本身的電阻,嚴重影響信號的完整性。對於嵌入式系統,當時鐘頻率超過100 MHz或上升沿小於1 ns時,信號完整性效應就變得重要了。
  • 信號完整性理論之差分訊號
    什麼是傳輸線,什麼是信號完整性分析,為什麼傳輸線要測試差分訊號,經常有人問小編這個問題,今天我們就逐項解惑。何為傳輸線傳輸線(Transmission Line)可以把能量從一端傳送到另一端。理想狀態,共模信號被認為是沒有變化的。共模信號由於不帶有信息,所以不影響信號完整性和系統性能。所以接收端要想準確的接收差分信號,必須要有共模抑制的功能。除此之外,在一定條件下,差分傳輸的抗幹擾能力好於單端信號,差分和共模信號分量都是屬於高速信號,如下圖所示,差分信號在-0.25 到 +0.25 之間。
  • 脈衝信號測試對示波器帶寬的要求
    從頻域上看,正弦波信號的頻譜就是單根譜線,只要示波器的帶寬不小於信號的頻率,那麼就可以有效觀測到波形。若要追求更高的幅度測試精度,則可以按照5倍法則選擇示波器的帶寬,即示波器帶寬不低於待測信號頻率的5倍! 與正弦波信號不同,脈衝信號由於具有很多諧波頻率分量,為了信號保真度,其對示波器的帶寬提出了更高的要求。
  • 經驗法則:如何計算高速信號的帶寬?
    如果我們知道時鐘信號的時鐘頻率,帶寬就可以基於這樣的假設進行估算---假設信號的上升時間是周期的7%,這樣帶寬就約等於時鐘頻率的5倍。這也就是咱們前面提到的經驗法則前半部分:根據信號上升時間計算信號帶寬。具體來說,對於PRBS信號,因為當上升時間是最短的,在發射端,其帶寬等於5倍奈奎斯特,也就是5 * ½比特率= 2.5 ×比特率。
  • 基於信號完整性理論的PCB仿真設計與分析研究
    引言本文引用地址:http://www.eepw.com.cn/article/78635.htm  目前,國內外有關信號完整性(signal integrity,SI)工程和研究還是一門尚未成熟的學科,其分析方法和實踐都沒有很好地完善,還處於不斷的探索階段。
  • 高速數據速率系統的信號完整性基礎知識
    摘要信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。信號完整性涉及數位訊號波形的質量下降和時序誤差,因為信號從發射器傳輸到接收器會通過封裝結構、PCB走線、通孔、柔性電纜和連接器等互連路徑。
  • 採集模擬信號:帶寬、奈奎斯特定理和混疊
    了解採集模擬信號的基礎知識,包含帶寬、幅值誤差、上升時間、採樣率、奈奎斯特定理、混疊與解析度等。 本教程是儀器基礎教程系列的一部分。
  • 經驗分享|信號完整性 常用的三種測試方法
    經驗分享|信號完整性 常用的三種測試方法 , 主要的一些手段有波形測試、眼圖測試、抖動測試 等 , 目前應用比較廣泛的信號完整性測試手段應該是波形測試,即——使用示波器測試波形幅度、邊沿和毛刺等,通過測試波形的參數,可以看出幅度、邊沿時間等是否滿足器件接口電平的要求,有沒有存在信號毛刺等。
  • 信號完整性需要重視的幾大關鍵問題
    信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。信號完整性涉及數位訊號波形的質量下降和時序誤差,因為信號從發射器傳輸到接收器會通過封裝結構、PCB走線、通孔、柔性電纜和連接器等互連路徑。
  • EDA365:通孔的阻抗控制對PCB信號完整性會觸發什麼樣的影響?
    在低頻情況下,過孔不會影響信號傳輸。但是,隨著頻率的升高(高於1 GHz)和信號的上升沿變得陡峭(最多1ns),過孔不能簡單地視為電連接的函數,而是必須仔細考慮過孔對信號完整性的影響。通孔表現為傳輸線上阻抗不連續的斷點,導致信號反射。 然而,通孔帶來的問題更多地集中在寄生電容和寄生電感上。
  • 簡潔是信號完整性設計的基礎: 示波器硬體架構設計
    目前,超過16GHz高帶寬實時示波器的設計,可以概括為三種情況,第一種,前置放大器電路直接實現模擬帶寬,這是用硬體直接實現的方法;第二種和第三種,前置放大器實現不了模擬帶寬,想其它辦法讓示波器最後的帶寬指標能更上一層樓。第二種是用DSP(數位訊號處理)的方法,第三種採用DBI(數字帶寬通道復用)的方法。
  • PCB設計\"信號完整性\"名詞解釋
    1、什麼是信號完整性(Singnal Integrity)?本文引用地址:http://www.eepw.com.cn/article/201809/388484.htm信號完整性(Singnal Integrity)是指一個信號在電路中產生正確的相應的能力。