高速電路設計信號完整性的一些基本概念

2020-12-04 電子產品世界

1.信號完整性(Signal Integrity):就是指電路系統中信號的質量,如果在要求的時

間內,信號能不失真地從源端傳送到接收端,我們就稱該信號是完整的。

2.傳輸線(Transmission Line):由兩個具有一定長度的導體組成迴路的連接線,我們

稱之為傳輸線,有時也被稱為延遲線。

3.集總電路(Lumped circuit):在一般的電路分析中,電路的所有參數,如阻抗、容

抗、感抗都集中於空間的各個點上,各個元件上,各點之間的信號是瞬間傳遞的,這種

理想化的電路模型稱為集總電路。

4.分布式系統(Distributed System):實際的電路情況是各種參數分布於電路所在空間

的各處,當這種分散性造成的信號延遲時間與信號本身的變化時間相比已不能忽略的時

侯,整個信號通道是帶有電阻、電容、電感的複雜網絡,這就是一個典型的分布參數系

統。

5.上升/下降時間(Rise/Fall Time):信號從低電平跳變為高電平所需要的時間,通常

是量度上升/下降沿在10%-90%電壓幅值之間的持續時間,記為Tr。

6.截止頻率(Knee Frequency):這是表徵數字電路中集中了大部分能量的頻率範圍(

0.5/Tr),記為Fknee,一般認為超過這個頻率的能量對數位訊號的傳輸沒有任何影響。

7.特徵阻抗(Characteristic Impedance):交流信號在傳輸線上傳播中的每一步遇到

不變的瞬間阻抗就被稱為特徵阻抗,也稱為浪湧阻抗,記為Z0。可以通過傳輸線上輸入

電壓對輸入電流的比率值(V/I)來表示。

8.傳輸延遲(Propagation delay):指信號在傳輸線上的傳播延時,與線長和信號傳播

速度有關,記為tPD。

9.微帶線(Micro-Strip):指只有一邊存在參考平面的傳輸線。

10.帶狀線(Strip-Line):指兩邊都有參考平面的傳輸線。

11.趨膚效應(Skin effect):指當信號頻率提高時,流動電荷會漸漸向傳輸線的邊緣

靠近,甚至中間將沒有電流通過。與此類似的還有集束效應,現象是電流密集區域集中

在導體的內側。

12.反射(Reflection):指由於阻抗不匹配而造成的信號能量的不完全吸收,發射的程

度可以有反射係數ρ表示。

13.過衝/下衝(Over shoot/under shoot):過衝就是指接收信號的第一個峰值或谷值

超過設定電壓——對於上升沿是指第一個峰值超過最高電壓;對於下降沿是指第一個谷

值超過最低電壓,而下衝就是指第二個谷值或峰值。

14.振蕩:在一個時鐘周期中,反覆的出現過衝和下衝,我們就稱之為振蕩。振蕩根據表現

形式可分為振鈴(Ringing)和環繞振蕩,振鈴為欠阻尼振蕩,而環 普竦 為過阻尼振蕩

匹配(Termination):指為了消除反射而通過添加電阻或電容器件來達到阻抗一致的效

果。因為通常採用在源端或終端,所以也稱為端接。

15.串擾:串擾是指當信號在傳輸線上傳播時,因電磁耦合對相鄰的傳輸線產生的不期望

的電壓噪聲幹擾,這種幹擾是由於傳輸線之間的互感和互容引起的。

信號回流(Return current):指伴隨信號傳播的返回電流。

16.自屏蔽(Self shielding):信號在傳輸線上傳播時,靠大電容耦合抑制電場,靠小

電感耦合抑制磁場來維持低電抗的方法稱為自屏蔽。

17.前向串擾(Forward Crosstalk):指幹擾源對犧牲源的接收端產生的第一次幹擾,

也稱為遠端幹擾(Far-end crosstalk)。

18.後向串擾(Forward Crosstalk):指幹擾源對犧牲源的發送端產生的第一次幹擾,

也稱為近端幹擾(Near-end crosstalk)。

19.屏蔽效率(SE):是對屏蔽的適用性進行評估的一個參數,單位為分貝。

吸收損耗:吸收損耗是指電磁波穿過  蔽罩的時候能量損?的數量。

20.反射損耗:反射損耗是指由於屏蔽的內部反射導致的能量損耗的數量,他隨著波阻和

屏蔽阻抗的比率而變化。

21.校正因子:表示屏蔽效率下降的情況的參數,由於屏蔽物吸收效率不高,其內部的再

反射會使穿過屏蔽層另一面的能量增加,所以校正因子是個負數,而且只使用於薄屏蔽

罩中存在多個反射的情況分析。

22.差模EMI:傳輸線上電流從驅動端流到接收端的時候和它回流之間耦合產生的EMI,就

叫做差模EMI。

23.共模EMI:當兩條或者多條傳輸線以相同的相位和方向從驅動端輸出到接收端的時候

,就會產生共模輻射,既共模EMI。

24.發射帶寬:即最高頻率發射帶寬,當數字集成電路從邏輯高低之間轉換的時候,輸出

端產生的方波信號頻率並不是導致EMI的唯一成分。該方波中包含頻率範圍更寬廣的正弦

諧波分量,這些正弦諧波分量是工程師所關心的EMI頻率成分,而最高的EMI頻率也稱為

EMI的發射帶寬。

25.電磁環境:存在於給定場所的所有電磁現象的總和。

26.電 派牛喝魏 能引起裝置、設備或系統性能降低或者對有生命或者無生命物質產生

損害作用的電磁現象。

27.電磁幹擾:電磁騷擾引起設備、傳輸通道和系統性能的下降。

28.電磁兼容性:設備或者系統在電磁環境中能正常工作且不對該環境中任何事物構成不

能承受的電磁騷擾的能力。

29.系統內幹擾:系統中出現由本系統內部電磁騷擾引起的電磁幹擾。

30.系統間幹擾:有其他系統產生的電磁幹擾對一個系統造成的電磁幹擾。

31.靜電放電:具有不同靜電電位的物體相互接近或者接觸時候而引起的電荷轉移。

建立時間(Setup Time):建立時間就是接收器件需要數據提前於時鐘沿穩定存在於輸

入端的時間。

32.保持時間(Hold Time):為了成功的鎖存一個信號到接收端,器件必須要求數據信

號在被時鐘沿觸發後繼續保持一段時間,以確保數據被正確的操作。這個最小的時間就

是我們說的保持時間。

33.飛行時間(Flight Time):指信號從驅動端傳輸到接收端,並達到一定的電平之間

的延時,和傳輸延遲和上升時間有關。

34.Tco:是指器件的輸入時鐘邊緣觸發有效到輸出信號有效的時間差,這是信號在器件

內部的所有延遲總和,一般包括邏輯延遲和緩衝延遲。緩衝延遲(buffer delay):指

信號經過緩衝器達到有效的電壓輸出所需要的時間

35.時鐘抖動(Jitter):時鐘抖動是指時鐘觸發沿的隨機誤差,通常可以用兩個或多個

時鐘周期之間的差值來量度,這個誤差是由時鐘發生器內部產生的,和後期布線沒有關

系。

36.時鐘偏移(Skew):是指由同樣的時鐘產生的多個子時鐘信號之間的延時差異。

假時鐘: 假時鐘是指時鐘越過閾值(threshold)無意識地改變了狀態(有時在VIL 或VIH之

 

間)。通常由於過分的下衝(undershoot)或串擾(crosstalk)引起。

37.電源完整性(Power Integrity): 指電路系統中的電源和地的質量。

38.同步開關噪聲(Simultaneous Switch Noise):指當器件處於開關狀態,產生瞬間

變化的電流(di/dt),在經過回流途徑上存在的電感時,形成交流壓降,從而引起噪聲

,簡稱SSN。也稱為Δi噪聲。

39.地彈(Ground Bounce):指由於封裝電感而引起地平面的波動,造成晶片地和系統

地不一致的現象。同樣,如果是由於封裝電感引起的晶片和系統電源差異,就稱為電源

反彈(Power Bounce)。

相關焦點

  • 高速電路設計和信號完整性分析
    為了解決這個問題,在設計高速電路時必須進行信號完整性分析,採用虛擬樣板對系統進行透徹仿真,精確分析電路的布局布線對信號完整性的影響,並以此來指導電路的設計。這樣,以往很多在調試時才能發現的問題,在設計期間就可以解決,極大地提高了設計成功率,縮短了設計周期。 要對信號進行完整性分析,首先要建立精確的器件模型。
  • 基於信號完整性理論的PCB仿真設計與分析研究
    在基於信號完整性計算機分析的 PCB設計方法中,最為核心的部分就是PCB板級信號完整性模型的建立,這是與傳統的設計方法的主要區別之處。SI模型的準確性將決定設計的正確性,而 SI模型的可建立性則決定了這種設計方法的可行性。
  • PCB設計基本概念及高頻電路布局小技巧
    數字器件正朝著高速、低耗、小體積、高抗幹擾性的方向發展,這一發展趨勢對印刷電路板的設計提出了很多新要求。作者根據多年在硬體設計工作中的經驗,總結一些高頻布線的技巧,供大家參考。當DSP周圍電路較複雜時,建議將DSP及其時鐘電路、復位電路、片外程序存儲器、數據存儲器製作成最小系統,以減少幹擾。  (13)當本著以上原則,熟練設計工具的使用技巧以後,經過手工布線完成後,高頻電路為了提高系統的靠性和可生產性,一般都需要利用高級的PCB仿真軟體進行仿真。
  • 2.4G ZigBee模塊設計的信號完整性仿真技術應用
    本文研究的技術採用的ZigBee產品工作頻段為2.4GHz,該頻段比傳統信號傳輸速度高出許多倍,因此板卡的設計要求也複雜很多。採用傳統的PCB設計經驗是無法滿足該射頻板的要求,我們需要採用針對射頻電路板的新技術--信號完整性仿真技術。
  • 高速數據速率系統的信號完整性基礎知識
    摘要信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。信號完整性涉及數位訊號波形的質量下降和時序誤差,因為信號從發射器傳輸到接收器會通過封裝結構、PCB走線、通孔、柔性電纜和連接器等互連路徑。
  • 基於PADS軟體對高速電路的設計與實現
    電子技術的飛速發展變化給板級設計帶來許多新問題和新挑戰。首先,由於高密度引腳及引腳尺寸日趨物理極限,導致電路極低的布通率;其次,由於系統時鐘頻率的提高,引起的時序及信號完整性問題;高速數字電路(即高時鐘頻率及快速邊沿速率)的設計將成為主流。
  • 簡潔是信號完整性設計的基礎: 示波器硬體架構設計
    高速電路系統的設計更是崇尚這一原則,用的元器件或晶片要儘可能少,互聯部分要儘可能少,而且要短,過多的部件和互聯會增加設計的不確定性。正如人生的複雜一樣,不是每個人過的都是簡單生活,過多的外界聯繫讓人無暇反照內心,維持一顆平靜的心。
  • SPARQ系列述評之二 ――信號完整性問題與S參數的關係
    面對高速設計的新領域,硬體設計工程師們需要改 變傳統的設計理念,他們需要以更加超前的思維去思考自己將要設計的信號的質量,或許在制定產品設計方案的時候就需要進行調研;需要在設計過程的每一個環節 去思考信號質量問題,如方案設計環節,原理圖設計環節,PCB設計環節,測試驗證環節等等;需要考慮到系統中的每一個構成成分可能給信號質量帶來的影響, 如過孔,電容,電感,阻抗,接插件等等;所有高速設計相關的問題也常被統稱為
  • SPARQ系列述評之二 ――信號完整性問題與S參數的關
    面對高速設計的新領域,硬體設計工程師們需要改 變傳統的設計理念,他們需要以更加超前的思維去思考自己將要設計的信號的質量,或許在制定產品設計方案的時候就需要進行調研;需要在設計過程的每一個環節 去思考信號質量問題,如方案設計環節,原理圖設計環節,PCB設計環節,測試驗證環節等等;需要考慮到系統中的每一個構成成分可能給信號質量帶來的影響, 如過孔,電容,電感,阻抗,接插件等等;所有高速設計相關的問題也常被統稱為
  • 解析布線技巧提高嵌入式系統PCB的信號完整性
    PCB(print circuit board,印製電路板)是電子產品中電路元件和器件的基本支撐件,其設計質量往往直接影響嵌入式系統的可靠性和兼容性。以往,一些低速電路板中,時鐘頻率一般只有10 MHz左右,電路板或封裝設計的主要挑戰就是如何在雙層板上布通所有的信號線以及如何在組裝時不破壞封裝。由於互連線不曾影響系統性能,所以互連線的電氣特性並不重要。在這種意義下對信號低速電路板中的互連線是暢通透明的。
  • 述評SPARQ系列網絡分析儀之二:信號完整性問題與S參數關係
    面對高速設計的新領域,硬體設計工程師們需要改 變傳統的設計理念,他們需要以更加超前的思維去思考自己將要設計的信號的質量,或許在制定產品設計方案的時候就需要進行調研;需要在設計過程的每一個環節 去思考信號質量問題,如方案設計環節,原理圖設計環節,PCB設計環節,測試驗證環節等等;需要考慮到系統中的每一個構成成分可能給信號質量帶來的影響
  • 高速PCB信號完整性搞不定?不妨試試讓高速信號跳過PCB走線
    為了儘可能縮簡訊號傳輸的總距離,PCB設計人員會在大約電路板的中心位置放置交換IC(FPGA或ASIC)。當然,將I/O和交換器件靠近擺放可以最大限度地減小兩者間的信號損耗,但會使從ASIC或FPGA到背板的信號完整性更加糟糕。o7yednc目前信號基頻為14GHz,由趨膚效應、交織效應、表面粗糙度、過孔和連接器造成的損耗通常都太大,會影響可靠通信。
  • 利用眼圖解決USB在布線中的信號完整性問題
    但在實際生產設計中,由於USB的傳輸速率較高,而系統中電路板上元器件的分布、高速傳輸布局布線等各類參數,引起高速信號的完整性缺陷的,所以由PCB設計所引起的信號完整性問題是高速數字PCB(印製電路板)生產設計者必須關心的問題。
  • 技術經驗︱高速電路設計中耦合電容的重要性
    看似簡單,但一切都因為高速而不同。高速使這顆電容變得不「理想」,這顆電容沒有設計好,可能會導致整個項目的失敗。因此,對高速電路而言,這顆AC耦合電容沒有優化好將是「致命」的。 下面筆者依據之前的項目經驗,盤點分析一下我在這顆電容的使用上遇到的一些問題。 最開始要先明白AC耦合電容的作用。
  • 耦合電容在高速電路設計中的重要性,你了解了嗎?
    高速使這顆電容變得不「理想」,這顆電容沒有設計好,可能會導致整個項目的失敗。因此,對高速電路而言,這顆AC耦合電容沒有優化好將是「致命」的。最開始要先明白AC耦合電容的作用。一般來講,我們用AC耦合電容來提供直流偏壓,就是濾出信號的直流分量,使信號關於0軸對稱。既然是這個作用,那麼這顆電容是不是可以放在通道的任何位置呢?
  • 「世界讀書日」書單推薦:10本對學習PCB設計有幫助的書籍!
    ,從信號完整性基本理論著手,並結合當今流行的DDRx和高速串行信號設計實例,為我們剖析了高速數字電路設計與仿真的常用設計方法和技巧。>作者:(美國)道格拉斯·布魯克斯(Doulas Brooks)本書著重物理概念,避免複雜的數學推導,闡述了基本電路的電流源、電流造成的信號完整性問題,以及如何解決串擾和電磁幹擾問題。
  • 電源完整性/EMC/EMI以及熱分析
    信號完整性主要是指信號在信號線上傳輸的質量,當電路中信號能以要求的時序、持續時間和電壓幅度到達接收晶片管腳時,該電路就有很好的信號完整性。當信號不能正常響應或者信號質量不能使系統長期穩定工作時,就出現了信號完整性問題,信號完整性主要表現在延遲、反射、串擾、時序、振蕩等幾個方面。一般認為,當系統工作在50MHz時,就會產生信號完整性問題,而隨著系統和器件頻率的不斷攀升,信號完整性的問題也就愈發突出。
  • PCB設計\"信號完整性\"名詞解釋
    1、什麼是信號完整性(Singnal Integrity)?本文引用地址:http://www.eepw.com.cn/article/201809/388484.htm信號完整性(Singnal Integrity)是指一個信號在電路中產生正確的相應的能力。
  • 分享| 信號完整性的重要性及關鍵問題
    作者:安森美半導體現場應用工程首席工程師 Majid Dadafshar 信號完整性是許多設計人員在高速數字電路設計中涉及的主要主題之一。
  • EDA365:通孔的阻抗控制對PCB信號完整性會觸發什麼樣的影響?
    過孔寄生電容對電路的影響主要是延長信號的上升時間並降低電路的運行速度。 但是,寄生電感會削弱旁路電路的作用並降低整個電源系統的濾波功能。 總之,通孔寄生電容引起的信號延遲不是很明顯。 然而,就高速電路設計而言,應特別注意在跟蹤中應用過孔的多層轉換。 與寄生電容相比,過孔具有的寄生電感會導致更多的電路損壞。